Hallo ich möchte 2 Werte miteinander addieren bzw Subtrahieren.
Das ist der Code dazu, ich weiß ich bin noch ein ziemlicher Anfänger in
VHDL soll es aber jetzt im Rahmen meines Praktikums lernen...daher übung
macht den Meister...
LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity SDModulator is
-- Ports Anlegen--
port ( dIn: in std_logic;
dOutm: in std_logic;
dOut: out std_logic_vector (1 downto 0)
);
end SDModulator;
architecture Modulator of SDModulator is
signal A, B, C: signed (0 downto 0) ;
begin
A <= to_signed(dIn, 2);
B <= to_signed (dOutm, 2);
C <= A +B;
dOut <= C;
end Modulator;
Als Fehlermeldung bekomme ich hier "No matching overload for to_signed"
Danke schonmal für die Hilfe!
