Programm dauerhaft auf FPGA speichern

[Jakob (Gast)]

Hallöchen,

ich bin ein totaler FPGA Neuling und möchte gerne wissen wie ich ein 
Design auf einem FPGA board speicher.
Ich bin jetzt schon so weit, dass ich ein mit XPS erstelltes Beispiel 
Design (MicroBlaze) per Bitstream auf das Board ziehen kann und mit dem 
SDK Tool auch ein Programm testen kann.
Allerdings weiß ich nicht, wie ich jetzt dafür Sorgen kann, dass das 
Design auf den EEPROM gespielt wird und bei jedem Neustart des Boards 
aus diesem geladen wird.
Ich wäre sehr dankbar für eine kleine Anleitung was ich dazu tun muss 
(welche Prozessorkomponenten notwendig sind, wie man mit Impact arbeitet 
etc)... Die Xilinx Manuals sind leider keine große Hilfe da ich den Wald 
vor lauter Bäumen nicht mehr sehe....

Danke schonmal im vorraus, Jakob

[jindo (Gast)]

Ich weiß es auch nicht konkret, kann aber deine Verwirrung voll und ganz 
teilen. Mein aktuelles Verständnis.

Das bitfile sollte eigentlich in einem flash speicher (ist das echt 
eeprom bei dir) stehen.
Die booteigenschaften des fpgas werden durch beschaltung externer Pins 
eingestellt. Also von wo das bitfile geladen wird, ob platform flash, 
spi, spi flash oder so.

Welche Pins (auf einem Board wohl Jumper) das sind kann ich nicht sagen. 
Kenne ja weder das Board noch das fpga.

[jindo (Gast)]

edit: wohin impact schreibt kann man auswählen, d.h. obs in das fpga 
oder den externen Speicher geht.
dafür muss der flash aber in der jtag Kette korrekt erkannt sein.

[hans (Gast)]

flashspeicher und dann bootloader benutzen

[THaala (Gast)]

Hallo,

die typischen Xilinx FPGA (ab SPARTAN 2 oder 3) bieten mehrere Methoden 
zum Load.

1. aus einem seriellen Flash, bei dem der Xilinx als Master agiert.

2. aus einem parallelen Flash, man verliert Portpins.

3. Über eine Mikrocontroller. Der Xilinx ist Slave und nimmt von 
"wackelnden" Portpins was entgegen. Es gibt dafür auch bereits 
C-Routinen.
jedenfalls hab ich schon irgendwo welche gesehen.

4. Über JTag das serielle oder paralelle Flash "flashen".... oder zum 
DBUG auf den Xilinx.... Ich glaube aber das geht nicht mit dem Wald und 
Wiesen - JTAG (bitte korrigiert mich)

5. Es gibt ein ausfühliches pdf dazu.....
(ich habs nur gerade nicht parat...)

Am besten erst mal ein passendes serielles Flash anschließen. Das kannst 
du dann über JTAG flashen. Dan Reset an den FPGA und der liest es dann 
wieder aus...


Gruß

[Uwe N. (ex-aetzer)]

Tag auch,

noch eine Idee: ein SPARTAN 3AN hat die Möglichkeit, das Bitfile direkt 
im FPGA zu speichern, d.h. du benötigst kein externes Flash/ µC.

Gruss Uwe

[THaala (Gast)]

Hallo,

dieses Papier ist das richtige für die Konfiguration der Spartans.....
http://www.xilinx.com/support/documentation/user_guides/ug332.pdf
und das hier trifft das Problem der meisten Hobby anwender, die eben 
noch immer mit 5 V oder 3,3 V arbeiten aber nicht mit 1,2V/2,5 V
http://www.xilinx.com/support/documentation/application_notes/xapp453.pdf

Gruß