IO-Pegel relevant ?

[Michi (Gast)]

Hi leute,

kann mir jemand sagen was passiert, wenn ich für ein 
lvcmos18-FPGA-Eingangssignal am FPGA-Pinning lvcmos25 einstelle ? muss 
ich mit unwägbarkeiten rechnen oder ist es schlichtweg egal ?

lg, michi

[Archie (Gast)]

Willst du IOBUF als lvcmos25 einstellen oder Signal von 2.5V anlegen?

[Michi (Gast)]

wie ich schon sagte: lege ein signal von außen an, das lvcmos18 hat. Für 
die IO-Zelle des FPGAs sage ich jedoch lvcmos25. Was passiert bezüglich 
des Schmitt-Triggers in der IO-Zelle ? Arbeitet der nicht mehr im 
optimalen arbeitspunkt ? ist dies relevant ?

michi

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Michi schrieb:
> Für die IO-Zelle des FPGAs sage ich jedoch lvcmos25.
Das wirst du der Toolchain sagen müssen, wenn bzw. weil auch andere 
IO-Zellen die 2,5V verwenden...

> Was passiert bezüglich des Schmitt-Triggers in der IO-Zelle ?
> Arbeitet der nicht mehr im optimalen arbeitspunkt ?
Die Schaltschwelle hängt von der IO-Spannung und/oder von irgendwelchen 
Referenzspannungen (falls für den Standard welche nötig sind) ab. Es 
wird im FPGA durch einen Constraint nichts umgeschaltet bzw. einzelne 
Schmitttrigger anders versorgt. Wenn du deine IO-Zellen mit 2,5V 
versorgst, dann passen die Pegel von 1,8V nicht optimal zur 
(hardwaremässigen) Schwelle.

> ist dies relevant ?
Das wirst du für dich selber beantworten müssen...  :-o

[Harald F. (hfl)]

Ich habe vor längerer Zeit mal einen Versuch gemacht. Das Testdesign 
bestand nur aus einem "out = in", sonst nix. Dann habe ich an den 
Eingang "in" ein Dreiecksignal aus einem langsamen Funktionsgenerator 
angeschlossen und den Ausgang "out" mit dem Skope beobachtet. Die 
IO-Spannung der Bank bliebt dabei unverändert. Und siehe da: Eine 
Änderung des IO-Standards des Signals "in" hatte eine Auswirkung auf das 
Ausgangssignal. Offensichtlich wurde die Schaltschwelle doch durch die 
Konfiguration verändert. Aus der Erinnerung glaube ich, dass ich ein 
Altera Cyclone der ersten Generation genommen habe, bin mir aber nicht 
mehr sicher.

[Rudolph (Gast)]

Da Du keine FPGA-Familie genannt hast das Beispiel Spartan-6: Im 
Datasheet findet sich auf Seite 9 eine Tabelle "Single-Ended I/O 
Standard DC Input and Output Levels". Dort kann man klar sehen, daß sich 
die Schaltschwellen von LVCMOS25 und LVCMOS18 erheblich unterscheiden 
(zwischen LVCMOS18 und LVCMOS15 gibt es aber keinen Unterschied mehr). 
Ein entsprechende Tabelle wird sich auch in anderen Datenblätter finden 
lassen.

Ob das jetzt schlimm ist, kannst nur Du entscheiden. Oder anders: Ja, es 
gibt Unwägbarkeiten.

[Michi (Gast)]

danke für eure meinungen.

michi