Hallo Leute,
ich habe ein paar Beispiele gefunden nach denen eine Division wie im
folgenden Beispiel synthetisierbar sein müsste:
1 | constant divisor : integer := 8; -- always a power of 2
|
2 | variable myvar : integer := {blubb};
|
3 | variable result : integer := 0;
|
4 |
|
5 | result := myvar / divisor;
|
1.: Stimmt das / kann ich mich darauf verlassen? (Xilinx ISE,
Zielplattform ein Virtex 6 FPGA)
2.: Was wird daraus bei der Synthese gemacht? Oder anders gefragt:
bringt es irgendeinen Vorteil, wenn ich diese Division durch Entfernen
der {x} least significant bits "manuell" implementiere?
3. (Ließe sich wohl auch durch Recherche rausfinden, aber vielleicht
erspart mir einer die Mühe ;) ): Funktioniert das analog auch mit dem
Modulo-Operator?
