Forum: FPGA, VHDL & Co. Watchdogtimer Reset Xilinx EDK


Watchdogtimer Reset Xilinx EDK
von hans (Gast)

Lesenswert?
• ▲
▼ 
Ich benutze das ML507 eval board auf dem eien PowerPC440 läuft. Dazu hab 
ich den watchdogtimer IP Core geadded. Nun ist meine Frage wohin muss 
ich den WDT_Reset der beim ablauf des timers ausgelöst wird verbinden. 
bei mir bleibt das programm immer einfach stehen aber es gibt keinen 
neustart des programms. Kennt jemand eine Läsung?

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Watchdogtimer Reset Xilinx EDK
von Duke Scarring (Gast)

Lesenswert?
• ▲
▼ 
hans schrieb:
> WDT_Reset der beim ablauf des timers ausgelöst wird verbinden

Ähm. Wie wäre es, wenn Du WDT_Reset mit Deinem System-Reset veroderst?

Duke

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Watchdogtimer Reset Xilinx EDK
von hans (Gast)

Lesenswert?
• ▲
▼ 
hey duke

bisher habe ich das so

PORT RSTC440RESETSYSTEM = xps_timebase_wdt_0_WDT_Reset

aber damit geht es nicht oder gibt es ein adneren system reset der nicht 
nur den PPC resettet

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.