mikrocontroller.net

Forum: Analoge Elektronik und Schaltungstechnik 200MHz Takt erzeugen


Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute,
ich stehe vor folgendem Problem:

Für zwei 200MSPS ADCs brauche ich einen 200MHz 3V3-LVCMOS Taktsignal
und ein dazu um 180° Phasenverschobenes 200MHz Taktsignal.

Für die Erzeugung der 200Mhz liegt es wohl nahe eine PLL zu verwenden,
allerdings fehlt mir die Erfahrung/das Wissen, wie ich dann zu diesen
200MHz einen um 180° Phasenverschobenen Takt erzeuge.

Vielleicht könnte mir hier jmd unter die Arme greifen, oder
eine konkrete Quelle zum nachschlagen nennen.

Mit freundlichen Grüßen,
Daniel

Autor: hansilein (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du könntest 400Mhz erzeugen und dann den Takt teilen,
dann geht das mit den 180° ganz leicht.

Autor: Marvin S. (demo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn das 50% duty cycle ist, dann sollte der um 180 grad 
phasenverschobene takt einfach nur eine Invertierung sein. Alternativ 
kannst andere Phasenverschiebungen ebenfalls mit einer PLL erzeugen..

Gruesse

Marvin

Autor: Volker Zabe (vza)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
180° ist die hälfte von 360°.
Somit tut es eim Inverter, wenn die Verzögerung nicht stört.

Autor: Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wie werden denn die Signale der ADCs weiterverarbeitet? Wenn du das mit 
einem FPGA machst, dann nimm einfach einen FPGA, der eine PLL integriert 
hat, das ist bei modernen FPGAs eigentlich immer schon drin.

Diese PLLs haben in der Regel dann auch mehrere Ausgänge, bei denen man 
die Phase einzeln einstellen kann.

Autor: Michael O. (mischu)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kannst Du bitte mal einen Link auf das Datenblatt des ADC posten?

In aller Regel haben DACs mit der Geschwindigkeit eher LVDS Eingänge 
(statt LVCMOS) und das wäre sehr einfach per LVDS driver zu realisieren.
Mit 180° Versatz über einen Inverter versaust Du das Delay und das ist 
bei den Geschwindigkeiten schon sehr relevant.

Ich habe ein Design mit einem FPGA aufgebaut, da war die Invertierung 
kein Problem.

Autor: Ronny T. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
FPGA muss nicht gleich sein. Schau einfach mal bei TI in der "Clocks and 
Timers" Abteilung vorbei. Würde mich wundern, wenn Du da nix passendes 
finden würdest.

Autor: Michael O. (mischu)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Ronny
Ich behaupte ja nicht dass es ein FPGA sein muss.
Er will ja auch nur den Takt belgen.
Nur wäre ein Datenblatt mal eine gute Voraussetzung, um den Jitter / 
Skew Rahmen abzuschätzen.

Zudem ist es mit dem Beschalten der Clock ja noch nicht getan. Es müssen 
ja auch noch irgendwie Daten herauskommen und mit irgend einer 
Datensenke eingelesen werden. Bei diesen Taktraten sind auch die 
Leitungslängen sowie das Übersprechen und mögliche Reflexionen an den 
Leitungsenden ein Thema.

Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hier der Link zum ADC:
http://www.national.com/pf/AD/ADC08200.html#Overview

Das ganze soll folgendermaßen aufgebaut werden:

|------|   8Bit + CLK     |------------
| ADC1 |------------------|
|------|   Single Ended   |
                          | FPGA
                          | Spartan 3E
|------|   8Bit + CLK     |
| ADC2 |------------------|
|------|   Single Ended   |------------

ADC2 soll zu ADC1 einen um 180° phasenverschobenen
Takt bekommen, damit ich auf saubere 400MSPS komme.

Viele Grüße,
Daniel

Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dankt ihr, ich könnte die ADCs über den FPGA takten ?
Da ist doch am Ausgang zu viel Jitter auf dem Taktsignal(en) oder
liege ich da falsch ?

Autor: ich (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Na dann schau dir mal die DCMs (digital clock manager) im Spartan 3E an.

Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sooo, laut dem Jitter Calc von Xilinx würde ich auf
ca. 500ps +/- 250ps Jitter (Peak-to-Peak) kommen.
Period-Jitter bei ca. 100ns ...
Haut mich jetzt nicht so vom Hocker...

Autor: Michael O. (mischu)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hm, komische Werte hast Du da.
Schau mal im Datenblatt unter "Ouput Clock Jitter" (Seite 146).
Da steht:
CLKOUT_PER_JITT_0 Period jitter at the CLK0 output All - ±100 - ±100 ps
CLKOUT_PER_JITT_180 Period jitter at the CLK180 output - ±150 - ±150 ps

Vielleicht hast Du "Input Clock Jitter tolerances" genommen :)

Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich sagte doch, dass ich den Jitter Calculator von Xilinx genommen habe.
www.xilinx.com/support/documentation/data_sheets/s3a_jitter_calc.zip

Allerdings gilt dieser für den DFS innerhalb der DCM.
Wenn ich die DLL benutzen würde, sollte ich auf die von dir
genannten Werte kommen. Was mich jedoch irritiert ist, dass
bei den DLL-Ausgängen nur der Period Jitter angegeben ist.
Den Peak-to-Peak Jitter erwähnen die dort gar nicht.
Ansonsten würde das schon ganz gut passen. Muss mal schauen
was die Ausgangstreiber dann noch an Random Jitter beisteuern

Autor: ich (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>www.xilinx.com/support/documentation/data_sheets/s3a_jitter_calc.zip

Aus dem Link ist zu entnehmen dass das der calc für den S3A ist. Stellt 
sich die Frage ob der S3E dazu identisch ist.

Autor: Michael O. (mischu)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein Blick ins Datenblatt zeigt Dir, dass die DFS Schuld an dem 
schlechter Jitter ist.
Wenn Du saubere 200MHz brauchst, dann nimm entweder direkt einen 200MHz 
Quarz, route den Clock durch eine DCM durch und lass Dir CLK0 und CLK180 
ausgeben.
Alternativ nimm einen 100MHz Quarz, gleiches Prozedere, aber Ausgänge 
CLK2X0 und CLK2X180.

Der Synthesizer bringt zwar Flexibilität, verschlechtert das Clocksignal 
aber auch.

Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich schrieb:
>>www.xilinx.com/support/documentation/data_sheets/s3a_jitter_calc.zip
>
> Aus dem Link ist zu entnehmen dass das der calc für den S3A ist. Stellt
> sich die Frage ob der S3E dazu identisch ist.

Im Datanblatt des 3E wird darauf verwiesen. Ich nehme also an, dass der 
Calc auch für den 3E gültige Werte ausspuckt.
Ich denke, dass ich dann mal den Weg wie von Michael vorgeschlagen 
weiter verfolgen werde.

Vielen Dank für die Hilfe!

Gruß,
Daniel

Autor: GB (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kannst auch das benutzen:
http://www.latticesemi.com/products/ispclock/ispcl...

Erzeugt Takte für Single-Ended-Signale mit bis zu 200MHz, jeder Kanal 
hat zwei Ausgänge, Polarität für jeden Ausgang kann einzeln programmiert 
werden.

Autor: Daniel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Info, sieht recht interessant aus.
Schade, dass die Teile nicht über die gängigen Distris wie
Digikey oder Farnell beziehbar sind. Alles andere macht
an der Hochschule organisatorische Probleme

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.