dito schrieb:
> Hat jemand schon praktische Erfahrung damit in Bezug auf
> Hardware/Software-Codesign?
> Vereinfacht es die Entwicklung von solchen Systemen erheblich?
System-C ist zunächst mal zur Modellierung gedacht, d.h. zur
Beschreibung komplexer Systeme, unabhängig davon, was nachher in HW oder
SW ausgeführt wird. Einen Zähler mit Takt/Enable/Reset zu beschreiben
ist natürlich möglich, aber ein paar Abstraktionsebenen zu niedrig, um
sinnvoll zu sein.
Ein weiteres Missverständnis, dass in einigen Kreisen zum schlechten Ruf
von System-C beigetragen hat, ist der freie Referenz-Simulator in
Verbindung mit der System-C Verification Library (SCV). Manche dachten,
sich damit die Anschaffung von Specman(e) oder SystemVerilog zu
ersparen und wurden von dem scheußlichen C++ Geraffel erschlagen.
Viele Prozessormodelle, virtuelle Plattformen (SoC-Modelle) werden unter
Verwendung von System-C implementiert. Der Vorteil ist, dass die
Ausführungsgeschwindigkeit der Modelle extrem hoch ist.
Die EDA Hersteller versuchen mehr oder weniger erfolgreich, high-level
Synthese mit System-C umzusetzen.
Über meine Benutzerseite findest Du weitere Links zum Thema. Ich selbst
bin allerdings kein System-C Experte, sondern halte mich an
(System)Verilog und VHDL.
Gruß
Marcus