ResetImpuls ?

Gast #1915835
Lesenswert?
• ▲
▼
Ein Freund hat mir heute mal folgende Schaltung gegeben und mich 
gefragt, wann der Zähler einen Reset Impuls kriegt. Ich hab ihm gesagt, 
dass es wohl nur möglich ist, wenn am Eingang ein Low auf High Sprung 
auftritt, aber kanns ihm nicht erklären.

Zudem bin ich mir auch nicht ganz sicher ob des überhaupt stimmt, vor 
allem wegen den 3 Nicht Glieder und der Und verknüpfung


würde mich über eine kleine Erklärung freuen,

liege Grüße Georg
Angehängte Dateien:
Gast #1915857
Lesenswert?
• ▲
▼
Das sieht für mich so aus als wenn die untere reihe 7404N zur 
verzögerung des signals benutzt wird. Da diese bauteile typischerweise 
6ns verzögerung von low nach high haben und 20 ns von high nach low 
heißt das 18ns verzögerung nach oben und 60 ns nach unten --> ein puls 
muss mindestens 18ns lang sein damit ein resetpuls kommt, und ein 
kürzerer nichtresettender darf nur alle 78 ns gesentet werden damit es 
zu keinen überschneidungen kommt und trotsdem resettet wird.

Falls ich nen denkfehler drin habe oder ihr anderer meinung seid sagt 
bescheid^^
Gast #1915861
Lesenswert?
• ▲
▼
Georg schrieb:
> Ich hab ihm gesagt,
> dass es wohl nur möglich ist, wenn am Eingang ein Low auf High Sprung
> auftritt, aber kanns ihm nicht erklären.

Ja, ist so.
Wenn am E 0 anliegt, dann ist beim 08 an Pin 1 eine 0 und an P2 eine 1.
Wenn jetzt der Übergang bei E auf 1 erfolgt, dann taucht die sofort beim 
08 an P1 auf. Nach drei Gatterlaufzeiten vom 04 wechselt V1/3 auf 0 und 
sperrt somit den 08 wieder. Da gibt dann einen kuzren High-Puls der 
Länge der drei Gatterlaufzeiten am Ausgang des 08.
Gast #1915873
Lesenswert?
• ▲
▼
Korrektur meinerseits, hab die 7404N falsch interpretiert^^

sie kehren das Signal insgesamt um, so das an dem & immer Hi und Low 
anliegen, jedoch wird dirch die reaktionszeit der -1-Gatter die Änderung 
am unteren Zweig später eintreffen als am oberen.
Wechsel von 0 nach 1, der obere Eingang des & geht augenblicklich auf 1, 
unten liegt eine 1 an. Nachdem die Änderung die 3 -1-Gatter passiert hat 
(2 mal von 1 auf 0 (20ns) und 1 mal von 0 auf 1 (6ns) --> 46ns) wechselt 
der zweite Eingang des von 1 auf 0.
Der RST ist durch diese Vorschaltung also auf positive Flanken 
eingestellt.
Gast #1915879
Lesenswert?
• ▲
▼
super erklärung, danke

Das NAND Gatter ist denk ich nur dafür da um zu erreichen, dass nur der 
Takt bei E = 1 aktiviert wird oder ?


Ich mein, bei nem NAND isses ja so, dass ne 0 hinten rauskommt, wenn 
alle auf 1 stehen und der Takt ist ja low aktiv.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.