Taktteiler mit D-FlipFlop will nicht

TL431 Gast #1942108
Lesenswert?
• ▲
▼ 
Ich habe einen 50MHz Quarzoszillator (Reichelt XO32 50,0) der ein IC mit 
50MHz versorgt. Ein Controller soll den halben Takt, also 25MHz 
bekommen.
Um einen 2. Quarzoszillator zu sparen wollte ich den Takt einfach teilen 
und hab dafür dieses D-FlipFlop benutzt:
http://www.frankvm.com/datasheets/74v1g80.pdf

Schaltung:
CLK = 50MHz
D mit /Q verbunden = 25MHz Ausgang
Vcc = 3,3V

Leider kommt nur dauerhaft 3,3V am D/Q Ausgang raus. Er teilt also 
nicht. Mach ich einen Gedankenfehler? Das sollte doch eigentlich so 
funktionieren...
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
oszi40 Gast #1942141
Lesenswert?
• ▲
▼ 
TL431 schrieb im Beitrag #1942108:
> 50MHz Quarzoszillator (Reichelt XO32 50,0) der ein IC mit ...

Schau mal ob ein schönes Rechteck am Eingang des FF ankommt. Bei zu 
großer Belastung oder zu runden Rechtecken könnte das FF unlustig sein.

Notfalls einnige Testimpulse niederer Frequenz Probe der grundsätzlichen 
Funktion einspeisen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Falk B. #1942308
Lesenswert?
• ▲
▼ 
@  Grübler (Gast)

>Das D-FF ist für solche Anwendungen
>ungeeignet.

Selten so einen Schmern gelesen. Das D-FlipFlop mit invertiertem Ausgang 
ist GOLDRICHTIG!

> Nimm ein JK-MS-FF und leg j und K auf High.

JK-FlipFlops haben ausser an der Uni heute keinerlei Bedeutung mehr. 
Soviel dazu.

MfG
Falk
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Teiler Gast #1942309
Lesenswert?
• ▲
▼ 
Hallo,
den Takt musst du an clk (Pin 2 anlegen)
Der Ausgang \Q muss beim D-FF als Teiler mit dem Eingang D verbunden 
werden. (Pin 4 und Pin 1)
Ein Stützkondensator über der Versorungsspannung ist auch nie Falsch.

Gruß
Teiler
Antwort Zitieren Bearbeiten Löschen Beitrag melden
TL431 Gast #1942470
Lesenswert?
• ▲
▼ 
oszi40 schrieb:
> Schau mal ob ein schönes Rechteck am Eingang des FF ankommt. Bei zu
> großer Belastung oder zu runden Rechtecken könnte das FF unlustig sein.
Daran hatte ich auch schon gedacht. Das Signal sieht auch schlecht aus, 
aber da wird wohl mein USB Oszi (mit geringer Bandbreite) schuld sein. 
Werde noch mal versuchen ein besseres Oszi aufzutreiben.

A.K. schrieb:
>Aufbau?
Ist eine "richtige" Leiterplatte, kein Lochraster o.ä., wenn du das 
meinst.

Teiler schrieb:
>den Takt musst du an clk (Pin 2 anlegen)
>Der Ausgang \Q muss beim D-FF als Teiler mit dem Eingang D verbunden
>werden. (Pin 4 und Pin 1)
>Ein Stützkondensator über der Versorungsspannung ist auch nie Falsch.
Genau so ist es aufgebaut.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.