|
Anzeige
|
Eagle lib, Wire frage
Gast
#1943071
Ich habe folgendes Problem. Arbeite gerade an einer Lib herum, schon seit ein paar Tagen an nur einem Bauelement, ist vielleicht noch 2-3 Stunden Arbeit. Ich versuche, ein 124 QFN (10x10mm) auf 2 Layer zu machen. Im Board habe ich ein paar hunderte von DRC Errors, das meiste weil eine Wire (top layer) zum Pad geht. Wie bekomme ich die weg ? gibt es dazu einen Trick ? Weiters, kann ich in der Lib ein Polygon machen, das im Board neu berechnet wird ? Irgendwie kann ich mir das Problem noch nicht so richtig vorstellen? Was meinst du mir den zwei layern? Und wo kommen die wires in Spiel? (Vielleicht kannst du mal die lib posten, oder besser noch ne kleine Beispiel-lib für die Problemsituation. @ chris (Gast) >Ich habe folgendes Problem. Arbeite gerade an einer Lib herum, schon >seit >ein paar Tagen an nur einem Bauelement, ist vielleicht noch 2-3 Stunden >Arbeit. Bestimmt. > Ich versuche, ein 124 QFN (10x10mm) auf 2 Layer zu machen. Wo ist das Problem? >Im Board habe ich ein paar hunderte von DRC Errors, das meiste weil eine >Wire (top layer) zum Pad geht. Man zeiht auch keine Wires, das ist ein allgemeiner Irrtum. Man routet mit dem ROUTE Befehl. > Wie bekomme ich die weg ? Siehe oben. >gibt es dazu einen Trick ? Handbuch lesen. > Weiters, kann ich in der Lib ein Polygon machen, das im >Board neu berechnet wird ? AFAIK nein. Und in einer Bibliothek legt man nahezu NIE Wires oder ähnliches an, sondern nur PADs. Die Verdrahtung macht man dann im Board. MFG Falk
Gast
#1943111
Polygone in der Lib gehen auf Grund der derzeitigen Datenstruktur nicht. Habe auf der electronica mit dem Eagle-Entwickler gesprochen und diese Info erhalten. Der Wunsch Pads aus Polygonen zu erstellen wird häufig gestellt, und ist bekannt.
Gast
#1943177
Im Anhang ein Bildschirmfoto des DRC. Die Lib ist so, nur ein DRC im Board gemacht ohne weitere Leiterbahnen hinzuzufügen. Es ergibt 389 DRC Fehler. Es gibt auch noch richtige DRC Fehler, weil ich die Lib zuerst auf 0.15mm sowie 0.6mm Via gemacht habe und noch dabei bin, die Lib auf 6mil/24mil zu bringen, diese befinden sich alle unterhalb (südlich) vom zentralen Massepad.
Angehängte Dateien:
chris schrieb: > Im Anhang ein Bildschirmfoto des DRC. Die Lib ist so, nur ein DRC im > Board gemacht ohne weitere Leiterbahnen hinzuzufügen. Es ergibt 389 DRC > Fehler. Wie Falk schon schrieb: In der Lib dürfen nur PADs und SMDs vorkommen. Geroutet wird mit dem ROUTE-Befehl im Boardeditor. Sobald sich im in der Lib (also im Package) zwei Elemente in der Kupferebene überlappen, gibt es später zwangsläufig DRC-Errors. Du kannst in der Lib den Wires auch keine Signalnamen zuordnen. EDIT: Wie Sepp schon andeutete: Das Problem der etwas unflexiblen Library ist den Entwicklern bekannt und wird in Eagle 6 angegangen.
Gast
#1943234
Was mich auch ein bisschen komisch vorkam (hatte DRC errors im Board und nicht in der LIB) ist daß ein Via in der Lib automatisch als PAD gezählt wird, obwohl es kein PAD ist. Beim DRC waren PADS und VIAS unterschiedlich eingestellt. Wie verhält sich KiCad in bei dem Beispiel ? Eagle-> KiCad export geht ja. Weis das jemand ? EAGLE verhaltet sich hier ganz normal weil du es einfach absolut falsch anwendest. Mache in der Lib nur die Pads die gelötet werden und den Rest im Board Editor dann hast du auch keine DRC Fehler mehr (wenn die DR richtig eingestellt sind) in einer Lib kann man auch keine Vias setzen, sondern nur Pads, und Pads sind zum löten Schau dir doch einfach mal die amd-mach.lbr an und dort z.B. M4-192T144. Im Symbol gibt es nur die Pins, im package nur die pads und sonst nix. Die Leiterbahnen und vias gibt es nur im *.brd .
Gast
#1946487
Schon verstanden, im Prinzip muß ich mir ein scr file machen, für das Placing sowie routing des Teiles, sagen wir auf -20 -20 mm und dann kann ich das ganze verschieben. Hoffte daß es einfacher geht, da ich die Lib auch weitergeben wollte, so ist es eher ein hack. Schade. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
