Modelsim und ISE - Welche Version?

Gast #1953583
Lesenswert?

Welche (freie) Modelsim Version sollte man aktuell für die Simulation im 
Zusammenhang mit Xilinx ISE 12.3 WebPack nehmen? Ich habe mir PE Student 
Edition 6.6d geholt, Xilinx stellt allerdings die Simulation Libraries 
für XE 6.5c bereit. Und leider scheint das nicht zu funktionieren*. 
Allerdings finde ich weder eine Modelsim Xilinx Edition noch umgekehrt 
Simulation Libraries für PE.


* Problem: Sobald ich meine Post Simulation Model Datei kompiliere, 
ergibt sich folgende Fehlermeldung bei der "use unisim.vpkg" Anweisung.

# ** Error: (vcom-13) Recompile unisim.vpkg because ieee.vital_timing 
has changed.
# ** Error: 
D:/Informatik/VHDL/cpu/cpu/netgen/synthesis/cpu_top_synthesis.vhd(38): 
(vcom-1195) Cannot find expanded name "unisim.vpkg".
# ** Error: 
D:/Informatik/VHDL/cpu/cpu/netgen/synthesis/cpu_top_synthesis.vhd(38): 
Unknown expanded name.
# -- Loading package vcomponents
# ** Error: 
D:/Informatik/VHDL/cpu/cpu/netgen/synthesis/cpu_top_synthesis.vhd(42): 
VHDL Compiler exiting
Gast #1955713
Lesenswert?

Woher kommt diese info mit "Dienstag"?

offiziell heisst es doch:

Key Dates and Ordering Information
Ordering
Final orders accepted until September 30th, 2010.
Final orders shipped by October 13th, 2010.
MXE-III CD will be removed from the ISE Design Suite 12.3 release.
Download and Support
Software downloads and license generation available until December 10th, 
2010.
Licenses will not be issued after December 10th, 2010. Please go to 
www.model.com after this date.
The final library update for MXE-III will occur in the ISE Design Suite 
12.3 release.
No technical support after September 30th, 2011.
#1971729
Lesenswert?

Für einfache Sachen nutze ich den ISim von Xilinx und bin damit 
eigentlich ganz zufrieden. Simuliert auch alles auf Anhieb, ohne dass 
man da groß kompilieren oder anpassen muss. Auch von der Bedienung finde 
ich den ISim ganz nett.

Ok, wenn man komplexe Cores (wie z.B. vom MIG erzeugt) simulieren will, 
die es nur als Verilog-Modell gibt (made in USA eben) und man selbst in 
VHDL programmiert, braucht man schon einen Mixedlanguage-Simulator. Aber 
mixed-language geht wiederum soweit ich weiß nur in den ganz teuren 
Modelsim Versionen - man wird sozusagen bestraft, dass man die "falsche" 
Sprache kann und muss viel Geld ausgeben.

Bin ich übrigens der einzige, den die Oberfläche und Bedienung des 
Modelsim nervt? Soweit ich mich erinnere, gab es in Modelsim sogar 
Probleme mit der Anzeige von längeren Signalnamen, die werden dann 
abgeschnitten oder so - ziemlich nervig das ganze.
Gast #1971744
Lesenswert?

Anguel S. schrieb:

> Bin ich übrigens der einzige, den die Oberfläche und Bedienung des
> Modelsim nervt? Soweit ich mich erinnere, gab es in Modelsim sogar
> Probleme mit der Anzeige von längeren Signalnamen, die werden dann
> abgeschnitten oder so - ziemlich nervig das ganze.

Nein, ich finde die Oberfläche nicht mal so schlecht, sobald man sich 
zurecht gefunden hat.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren