Gast
#1967329
Hallo, heute mal was neues.. Ich hab in meinem Design lediglich die zeitliche Ranbedingung "period" eingefügt und wende diese auf alle FFs an die mit meinem Systemtakt verknüpft sind. Ausgestattet ist mein Eval Board mit einem 16MHz Quarz. Wenn ich nun alle Pins meines Toplevels in der ucf mit dem fpga verbinde, erscheint im "static timing report" eine schöne Auflistung (Timing Summary) ob Randbedingungen eingehalten wurden und vor allem wie schnell ich maximal takten kann. Das freut den guest, jedoch brauch ich jetzt eine DCM und da komm ich in's schleudern was das Setzen der Randbedingungen angeht. Wie kann ich denn nun dem Design mitteilen, dass sich die Randbedingungen auf den DCM Takt und nicht auf den externen 16MHz Takt beziehen sollen?