LVDS seraliser

Hugo Gast #1997734
Lesenswert?
• ▲
▼ 
Hallo,

ich bin seit 2 Tagen am verzweifeln.
Ich habe ein SVGA TFT. Datenblatt ist unter folgenden Link zu finden:

http://www.data-modul.com/de/products/tft_displays/single_tft_small/DMO_G084SN05_V8_preliminary_Mar2009.pdf?nav=pn

Ich möchte eigentlich nur testen, wie es geht und habe einen 
LVDS-Transmitter (Source im Anhang) programmiert, der Daten wie auf 
Seite 16 an das TFT überträgt. Ziel ist ein einfaches weißen Bild, oder 
zumindest ein Pixel.
Es funktioniert aber nicht.

Als clk kommen 280MHz in das Modul.
Das differentielle Signal wird dann per NOT-Gatter auf dem top-Level 
erzeugt.

Ich benutze übrigens einen Altera Cyclone IV E.

Hat jemand einen Idee?
Danke schonmal für eure Hilfe.

Gruß Hugo
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #1997923
Lesenswert?
• ▲
▼ 
Hugo schrieb:
> Ich möchte eigentlich nur testen, wie es geht und habe einen
> LVDS-Transmitter (Source im Anhang) programmiert
Das ist nicht trivial, bei solch schnellen Signalen geht es durchaus um 
die Nanosekunde, und das mußt du dem FPGS mit entsprechenden Constraints 
erst mal sagen...
Kann dein Design denn überhaupt 280MHz Taktfrequenz?

> Das differentielle Signal wird dann per NOT-Gatter auf dem top-Level
> erzeugt.
Mal abgesehen vom falschen LVDS-Pegel: du wirst hier 
Laufzeitunterschiede in den LVDS+ und LVDS- Signalen haben.
Hat dein FPGA nicht einen passenden Ausgangsstanddard?
Bei Xilinx gibt es (mehrere) LVDS Modi, in denen 2 Pins am FPGA zusammen 
als ein LVDS-Ausgang konfiguriert werden.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Hugo Gast #1998015
Lesenswert?
• ▲
▼ 
> Kann dein Design denn überhaupt 280MHz Taktfrequenz?
Es muss. Das ist ein Testboard. Das TFT gehörte zum Lieferumfang mit 
dazu.

> Bei Xilinx gibt es (mehrere) LVDS Modi, in denen 2 Pins am FPGA zusammen
> als ein LVDS-Ausgang konfiguriert werden.
Ist bei Altera genauso.
Habs jetzt auch wieder eingestellt und es ist leider nicht besser 
geworden.

Danke für Deine Hilfe.
Ich glaube ich werde mal die Hardware untersuchen.
Nicht, dass da was kaputt gegangen ist.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #1998170
Lesenswert?
• ▲
▼ 
Hugo schrieb:
>> Kann dein Design denn überhaupt 280MHz Taktfrequenz?
> Es muss. Das ist ein Testboard.
> Das TFT gehörte zum Lieferumfang mit dazu.
Dass das FPGA das kann ist dann klar.
Dass dein Design in diesem FPGA das können muss, das verlangst du...

> Ich glaube ich werde mal die Hardware untersuchen.
> Nicht, dass da was kaputt gegangen ist.
Warum?
Hat das schon mal funktioniert?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.