AD -> FPGA, übersprechen im Digitalteil

Bilder habe ich hier:
http://robotik.dyyyh.de/pics/ad2.png

im Schaltplan sieht man eigentlich nichts, im Layout ist ganz links ein 
Wannenstecker (siehe Bild) welcher mit dem AD verbunden ist, die 
Leitungen sind hier recht kurz. Am Wannenstecker ist dann ein 
Flachbandkabel angeschlossen, welches auf ein Altera DE3 Board führt.

Das Kabel ist ca 20cm Lang.
Auf dem DE3 Board sind GPIO Erweiterungsmodule aufgesteckt, da ist also 
auch noch etwas Leitung verbaut bis das Signal aufs Board kommt.

Die ADs laufen mit 6M Samples

DE3 Board:
http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=39&No=260

AD-Wandler:
http://www.datasheetcatalog.org/datasheet/texasinstruments/ths1206-ep.pdf

Die AD-Signale (inkl. Clock) gehen direkt ins FPGA? Also keine Serien- 
oder Parallelterminierung? Dann ist es kein Wunder...

Aber die Kabel sind nur 20cm, brauche ich da schon eine Terminierung?
Was hat denn ein Flachbandkabel ca für einen Wellenwiderstand?

phreak schrieb:
> Was hat denn ein Flachbandkabel ca für einen Wellenwiderstand?

http://lmgtfy.com/?q=Flachbandkabel+Wellenwiderstand

ok, danke, werde es mal versuchen...

> Aber die Kabel sind nur 20cm

Ob das "nur" relevant ist, hängt von der Flankensteilheit der Signale 
ab, NICHT von der Frequenz. Es gibt so eine Daumenregel, dass man sehr 
stark an Terminierung denken sollte, wenn die Leiterlaufzeit 1/6 der 
Flankendauer überschreitet. Die Flankendauer vom Wandler steht nicht im 
DB, ich tippe aber mal auf so Billig-CMOS-typische 5-10ns. 1/6 davon 
sind 0.8-1.6ns, das ist als Länge (mal grob mit 0.7c) also 34 bis 68cm. 
Geht noch so eben, wird aber die Datensignale schon sichtbar verbeulen.

Aber: Die Signale zum ADC (insb. CONV_CLOCK) kommen vom FPGA, und die 
haben typischerweise Flankensteilheiten <0.5ns. Da sind dann schon 4cm 
Leitungen zu terminieren...

Ich selbst habe so aus Vorsicht noch die Regel, dass Takte schon ab 1/10 
mit viel Liebe zu behandeln sind...

Ein LA hilft da auch nicht wirklich viel, ein schnelles Oszi bringt's.

Die digitalen Ausgänge des ADC haben eine Outputcap. von 5pF, damit 
liegt
die Flankensteilheit zwischen 3ns und 6ns (Erfahrungswerte
aus Full-Custom-Zellentwurf). Ergibt eine zulässige
Laufzeit von 500ps (worst case). Bei einer PI*Daumen Laufzeit
des Signals von 20cm/ns musst du also auf jeden Fall terminieren.

PS.: Lernt man heute im Studium gar nichts mehr?

Argl, ich hab /0.7 statt *.7 bei der Länge gemacht... Aber an der 
Überlichtgeschwindigkeit arbeite ich noch, ehrlich...

Daniel schrieb:
> Die digitalen Ausgänge des ADC haben eine Outputcap. von 5pF, damit
> liegt
> die Flankensteilheit zwischen 3ns und 6ns (Erfahrungswerte
> aus Full-Custom-Zellentwurf). Ergibt eine zulässige
> Laufzeit von 500ps (worst case). Bei einer PI*Daumen Laufzeit
> des Signals von 20cm/ns musst du also auf jeden Fall terminieren.
>
> PS.: Lernt man heute im Studium gar nichts mehr?

Aber wie bekommt man Übersprechen durch Terminierung weg? ;-)

Wer weiss wie die Masse aussieht, das kann durch Terminierung schon 
besser werden.
Ansonsten im Flachbandkabel eine masse zwischen die clock und die 
anderen Signale legen,