mikrocontroller.net

Forum: HF, Funk und Felder VCXO Synchronisiert sich nicht


Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich habe eine Kommunikation zwischen 2 FPGAs, die mit 20 Mbit laufen 
soll.
Auf der Senderseite habe ich einen 50 Mhz Quarzoszi. Daraus macht mein 
Sender FPGA 20 MHz. Auf der Empfangsseite einen 20 MHz VCXO.
Der VCXO arbeitet auch korrect und lässt sich ziehen, trotzdem komme ich 
niemals genau auf die Sendefrequenz. Der VCXO ist stets zu schnell. Ich 
habe auch schon verschiedene Quarze und oszillatoren durchprbiert, aber 
der VCXO bleibt stets zu schnell (Je nach quarz etwa 50 - 150 ppm)

Wenn ich den Selben VCXO noch einmal nachbaue und als sendetakt nutze, 
dann klappt alles, also kann ich softwarefehler ausschliessen.

Wieso bekomm ich den VCXO nicht synchron zum 20 MHz Sendetakt ?


verwendete Bauteile:

VCXO:
http://search.digikey.com/scripts/DkSearch/dksus.d...

mit dem Quarz:
http://www.reichelt.de/?;ACTION=3;LA=444;GROUP=B41...

und auf Senderseite den Oszi:
http://www.reichelt.de/?;ACTION=3;LA=444;GROUP=B45...

Datenblätter sind jeweils mit verlinkt

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

wie hast du denn deine 20MHz im Sender erzeugt. Durch 2,5 teilen?
Schau dir mal Den Takt mit einem Scope an. Tastverhältnis?

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der Senetakt wird durch einen DCM (PLL) im FPGA erzeugt.Der Takt hat ein 
Tastverhältnis von 50% und sieht auf dem Skope ganz normal aus. Leider 
hab ich keinen Frequenzzähler der genau genug wäre um Abweichungen von 
ein paar dutzend PPM anzuzeigen.

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

wie erzeugst du denn die Steuerspannung für den VCXO?

Autor: Silvia A. (silvia)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hier wird ein VCXO Gain erwähnt, was ist das ?

>wie erzeugst du denn die Steuerspannung für den VCXO?
Für die Fehlersuche hab ich die Steuersppannung auf 0V bzw 3,3V 
Festgelegt, an der Steuerspannung kann es also nicht liegen

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist der Stellbereich des VCXO 0,65V<Vin<2,65V bewirkt ein ziehen des 
VCXO um +/-120ppm.

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bist du dir da sicher?  Ich würd sagen der Stellbereich ist
Crystal Pullability

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Im Datenblatt des VCXO steht die Lastkapazität des Quarzes soll 14pF 
sein. Der Quarz braucht 32pF.

evtl. die im Datenblatt vom VCXO angegebenen Zusatz-Cs einbauen.

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
karadur schrieb:
> Im Datenblatt des VCXO steht die Lastkapazität des Quarzes soll 14pF
> sein. Der Quarz braucht 32pF.
Kannst du mir das mit der Lastkapazität genauer erklären? ist der Quarz 
ungeeignet ?

>
> evtl. die im Datenblatt vom VCXO angegebenen Zusatz-Cs einbauen.
Hab ich versucht bis 4 nF so wie es Im Datenblatt angegeben ist, dadurch 
wurde der Quarz etwas langsamer, aber nicht genug. Hab auch grössere 
Kapazitäten versucht, daduch wurde der Ziehbereich kleiner.

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich weiß es nicht mehr. Uni ist schon länger her. In Erinnerung ist noch 
das die Schaltung einen kapazitiven Anteil haben muß damit sie schwingt. 
Den induktiven Teil liefert der Quarz.  Die Kapazität ergibt sich aus 
den parasitären Cs sowie der Reihenschaltung 2er Cs am Oszillator. Sieht 
aus wie eine Pi-Schaltung.

4nF ist sicher falsch. Es geht hier um pF. Oft liegt der Wert zwischen 
22 und 33pF.

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hast du dir das mal durchgelesen? 
http://www.idt.com/products/getDoc.cfm?docID=18442377

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
4nF ist sicher falsch. Es geht hier um pF. Oft liegt der Wert zwischen
22 und 33pF.

Tippfehler. meinte 4 pF
Werte um 33 pF lassen den VCXO zwar langsamer schwingen, aber der 
Ziehbereich wird drastisch kleiner. Laut Datenblatt des VCXO soll man 
hier auch höchstens 4 nF verbauen.

Der Quarz hat eine Parallelkapazität von 7 pF und eine Lastkapazität von 
30 pF . nun bin ich völlig verwirrt.

Was ist denn die Parallelkapazität ?

Ist die Lastkapazität (30pF) der Quarzes vielleicht einfach nur zu hoch 
?
Laut Datenblatt des MK3721 ist hier 14 pF gefordert.

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schau dir mal die Appnote an, da wird einiges erklärt. Auch das 
Ersatzschaltbild des Quarzes. Das der Ziehbereich kleiner wird ist klar 
wenn man die Innenschaltung anschaut. Hast du mal versucht die 
Abstimmspannung auf Ub/2 zu legen.

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Appnote.

So langsam denke ich das mein Quarz ungeeignet ist weil er 30 pF hat. zu 
dem C0/C1 verhältnis schweigt sich das Datenblatt leider völlig aus.

Der vcxo will einen Quarz mit 14pF leider ist kein Bereich angegeben. 
Mit genau 14 pF finde ich keinen, aber der hier hat 18pF

http://search.digikey.com/scripts/DkSearch/dksus.d...

würde der gehen ?

>Hast du mal versucht die Abstimmspannung auf Ub/2 zu legen.
Ist ja egal wo die Spannung liegt, der VCXO ist immer zu schnell


EDIT:
Addiert dich eigentlich die Ladekapazität zu den beiden 
Abstimmkondensatoren ? Wen dem so ist, wäre es doch besser einen Quarz 
mit kleinerer Ladekapazität zu nehmen , als mit grösserer   (relativ zu 
den 14nF)

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was heißt denn immer zu schnell? Frequenz?

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Frequenz?
20,00??? MHz
In Ermangelung eines Frequenzzählers der genau genug ist, kann ich die 
nicht mit hinreichender Genauigkeit messen.

und bevor du fragst, wie ich messe erkläre ich es  mal:
Ich habe in beiden FPGAs Zähler die bis eine Million zählen. Damit 
erzeuge ich mir einen Sekundentakt. den Versatz der Beiden Takte messe 
ich mit dem Scope.

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wie regelst du den VCXO am Empfänger? Wie separierst du den Takt aus dem 
Datensignal?

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Wie regelst du den VCXO am Empfänger? Wie separierst du den Takt aus dem
>Datensignal?

ungefähr so:
http://www.xilinx.com/support/documentation/applic...

Taktrückgewinnung und Regelung funktionieren jedoch wunderbar (macht der 
FPGA) Daher brauchen wir uns um diese Thematik nicht zu unterhalten

Autor: karadur (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hab ich erst mal keine weitere Idee.

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich denke ich werd mal einen Quarz mit kleiner Kapazität bestellen und 
es damit versuchen, danke für deine Hilfe

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Silvia A. schrieb:
> Der VCXO ist stets zu schnell

Was verstehst du unter zu schnell? Schwingt der VCO mit einer zu hohen 
Frequenz?

Silvia A. schrieb:
> In Ermangelung eines Frequenzzählers der genau genug ist, kann ich die
>
> nicht mit hinreichender Genauigkeit messen.
>
>
>
> und bevor du fragst, wie ich messe erkläre ich es  mal:
>
> Ich habe in beiden FPGAs Zähler die bis eine Million zählen. Damit
>
> erzeuge ich mir einen Sekundentakt. den Versatz der Beiden Takte messe
>
> ich mit dem Scope.

Viel zu ungenau um damit eine Frequenz so genau messen zu können.

Du wirst um einen Frequenzzähler , der einen hinreichend stabile 
Referenzquarzoszillator hat, nicht herum kommen. Auch ein Digitaler
Oszillograf ist zu ungenau, da die Zeitbasis auch nur von einen billigen 
Quarz abgeleitet wird.

Wie sieht denn überhaupt das Schleifenfilter in der PLL aus?

Ach ja noch eine Frage. Muss die mittels PLL angebunden Frequenz 
umgetastet werden? oder bleibt sie statisch?

Ralph Berres

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Was verstehst du unter zu schnell? Schwingt der VCO mit einer zu hohen
>Frequenz?

Ich verwende keinen VCO sondern einen VCXO (siehe eingangspost)
Ja er schwingt zu schnell , (geschätzte 100 ppm bei 50% ansteuerung)

>> und bevor du fragst, wie ich messe erkläre ich es  mal:
>> Ich habe in beiden FPGAs Zähler die bis eine Million zählen. Damit
>> erzeuge ich mir einen Sekundentakt. den Versatz der Beiden Takte messe
>> ich mit dem Scope.
>Viel zu ungenau um damit eine Frequenz so genau messen zu können.
Damit messe ich ja auch keine Frequenz, sondern die DIFFERENZ zu meiner 
Bezugsfrequenz

>Wie sieht denn überhaupt das Schleifenfilter in der PLL aus?
Mir ist jetzt nicht ganz klar was du damit meinst. Die Steuerspannung 
für den VCXO generiere ich mit einem RC-Glied das an einem Port des FPGA 
hängt.
Ich hoffe ich hab damit deine Frage beantwortet

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn in einer PLL ein VCXO an einen anderen Oszillator angebunden ist, 
so muss zwangsläufig der VCXO den um den Teilungsfaktor andere Frequenz 
besitzen.
Mit anderen Worten : Deine 50MHz wurden durch 2,5 geteilt bevor sie in 
den einen Eingang des Phasenvergleichers geht. Die 20 MHz des VCXOs 
gehen in den anderen Eingang des Phasenvergleichers. Mit dem Ausgang des 
Phasnevergleichers der eine Regelgleichspannung liefert wird der VCXO 
nachgeregelt. Wenn die PLL einwandfrei arbeitet dann muss die 20MHz des 
VCXO zwangsläufig exakt ein 2,5tel der 50MHz entsprechen. Die 
Regelspannungshöhe bildet nur den Phasenunterschied zwischen der aus den 
50MHz runtergeteilten 20MHz und dem VCXO 20 MHz ab.

Wenn dein VCXO zu hoch schwingt, kann folglich entweder der 50MHZ 
Oszillator um den Faktor 2,5 ebenfalls zu hoch schwingen, oder deine PLL 
arbeitet nicht einwandfrei, was sich dann in einer Differenzfrequenz auf 
der Regelspannung bemerkbar machen müßte. Der VCXO sollte bei einer 
offene Regelschleife seine Sollfrequenz etwa bei der halben 
Regelspannung haben.
Oder praktischer ausgedrückt: Die Regelspannung sollte im 
eingeschwungenen Zustand etwa die halbe Größe der maximal möglichen 
Regelspannung die die PLL liefern kann haben. Kritisch wird es erst dann 
wenn die Regelspannung fast am Poller hängt.

Es kann natürlich sein das sowohl die 20 MHZ VCXO und auch die 50MHz 
noch weiter runter geteilt wird um den Phasenvergleicher auf einer 
niedrigeren Frequenz arbeiten zu lassen. Dann würde im Fehlerfalle eine 
entsprechend niedrigere Differenzfrequenz auf der Regelspannung zu sehen 
sein.

Vielleicht ist ja auch das Loopfilter in der Regelspannung unglücklich 
dimensioniert.

Das war der Grund warum ich gefragt habe.

Zu der Frequenzmessung.

Eine Frequenzmessung kann niemals genauer sein als die Referenzfrequenz 
aus der die Torzeit abgeleitet wird. Deswegen haben gute Frequenzzähler 
auch sündhaft teure Quarzöfen. Ein Oszillograf der die Torzeit aus einen 
simplen Quarz ( oft nicht besser als 100ppm ) ableitet kann folglich 
auch nicht genauer zählen. Hinzu kommen noch die Unsicherheiten beim 
Triggern.

Ob jetzt bei dir der 50MHz Oszillator zu hoch schwingt ( was ich jetzt 
mal vermute ) oder bei dir die PLL spinnt, oder der interne Teiler durch 
2,5 spinnt , oder das Regelschleifenfilter unglücklich dimensioniert ist 
vermag ich aus der Ferne nicht zu beurteilen. Dazu müßte man erst ein 
wenig tiefer tauchen.

Ich hoffe dich jetzt nicht verunsichert zu haben.

Ralph Berres

Autor: Georg A. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Auf jeden Fall haben die VCXO-Bausteine von IDT schon Anforderungen an 
die Quarze. Im Datenblatt steht recht deutlich, dass sie nur bestimmte, 
fürs explizite Ziehen gedachte Typen empfehlen. Sind halt recht 
exotisch... Meine Erfahrungen mit den MK-Typen sind auch so, dass man 
bei "normalen" Quarzen mit der Lastkapazität ziemlich rumpspielen muss 
(ich hab deutlich mehr angehängt als sonst), damit man bei 
Ziehspannung/2 auf die Sollfrequenz kommt. Bei einem Prototyp kann man 
ja noch mit Trimm-C arbeiten, bei mehr Stückzahlen wirds anstrengend...

Autor: Silvia A. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Ralph Berres
Ich danke dir für deine ausführliche Analyse, jedoch fürchte ich das wir 
ein wenig aneinander vorbei reden. (Wahrscheinlich habe ich mich nur 
etwas undeutlich ausgedrückt.) Deshalb das Problem noch mal kurz 
zusammengefasst:
Der Sender sendet mit 20MBit, der Benötigte Takt von 20 MHz generiere 
ich mir aus dem 50 MHz Oszillator. (Das Funktioniert auch bestens)

Der Empfänger hat einen VCXO und muss diesen Nachregeln, so das er 
Synchron zu den Ankommenden Daten schwingt. Den eigentlichen Regelkreis 
habe ich zur Fehlersuche abgekoppelt. Wenn ich nun die Regelspannung am 
VCXO auf Masse Lege, sollte er etwas langsamer schwingen, als der 
Sender. Aber er schwingt etwa 50 PPM schneller als der Sender. Lege ich 
nun die Regelspannung auf 3,3 Volt, so schwingt der VCXO etwa 200 PPM 
schneller als der Sender. Der VCXO reagiert zwar, ist aber grundsätzlich 
zu schnell. Ich tippe jetzt einfach mal darauf, dass der Quarz vom VCXO 
ungeeignet ist.
Die Lastkapazität des Quarzes ist mit 30 pF zu hoch (Laut Datenblatt des 
MK3721) Allerdings hab ich immer noch nicht begriffen was es mit dieser 
Lastkapazität auf sich hat. Wäre nett wenn du mir das erklären könntest.

>Der VCXO sollte bei einer
>offene Regelschleife seine Sollfrequenz etwa bei der halben
>Regelspannung haben.
Genau hier liegt der Knackpunkt, der VCXO Ist IMMER zu schnell, selbst 
wenn die Regelspannung auf Konstant 0 V Liegt.

>Ob jetzt bei dir der 50MHz Oszillator zu hoch schwingt ( was ich jetzt
>mal vermute )
Das ist ja ein Fix und fertig gekaufter Quarzoszillator, den kann ich ja 
gar nicht beeinflussen. 
(http://www.reichelt.de/?;ACTION=3;LA=444;GROUP=B45...) 
Den hab ich auch schon mehrfach gewechselt, ohne erfolg

Autor: Guido (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Silvia A. schrieb:
> Allerdings hab ich immer noch nicht begriffen was es mit dieser
> Lastkapazität auf sich hat.

Exakt für diese Kapazität hin zu GND stimmt die aufgestempelte
Schwingfrequenz. Nimmst du eine andere Kapazität, erhältst du
eine (geringfügig) andere Schwingfrequenz. Parasitäre Kapazitätem
musst du dabei auch berücksichtigen. Suche mal nach Quarzkochbuch,
voll erschöpfend.

Autor: Silvia A. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> erhältst du eine (geringfügig) andere Schwingfrequenz
was offensichtlich bei mir der Fall ist

>Suche mal nach Quarzkochbuch,
>voll erschöpfend.
eher erschlagend, Zumindenst für mich.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Silvia

Ein Quarz kannst du dir als ein Schwingkreis mit extrem hoher Güte 
vorstellen. Er besitzt eine ( virtuelle ) Induktivität, welches sich 
fast im Henry Bereich abspielt und eine ( viertuelle ) Kapazität im 
Femtofaradbereich. Diese entstehen durch das mechanische 
Schwingverhalten des Kristallplättchen und liegen ( virtuell ) 
elektrisch in Reihe.
Virtuell deswegen weil es ja keine elektrischen Bauelemente sind , 
sondern ein mechanisches Bauelement, welches nach ausen ein Verhalten 
zeigt wie ein elektrisches Bauelement.
Parallel zu dieser Reihenschaltung von L, C und R ( die Verluste im 
Kristall ) liegt noch die reale Kapazität der Kontaktierung der 
Quarzscheibe sowie der Anschlussdrähte. Diese beträgt einige PFarad.

Der Quarz hat jetzt dadurch eine Serienresonanzfrequenz und eine 
Paralellresonanzfrequenz, und deren Harmonische also vielfachen.

Ausgenützt wird meistens die Serienresonanzfrequenz. Nun ist es aber so 
das die reale Parallelkapazität in die tatsächlich auftretetente 
Serienresonanzfrequenz mit eingeht. Also schleift der Quarzhersteller 
den Quarz so das mit einer bestimmten Lastkapazität die gewünschte 
Serienresonanz erreicht wird. Und die dazugehörige Lastkapazität gibt 
der Quarzhersteller dann an. Sie spiegelt sich in der parasitären 
Kapazität des Quarzes samt Gehäuse und den beiden Kondensatoren gegen 
Masse wieder. Alle 3 liegen elektrisch in Reihe. Man kann also mit den 
beiden Kapazitäten gegen Masse in sehr engen Grenzen die tatsächliche 
Frequenz beeinflussen.


Jetzt zu deinen Fall. Wenn dein VCXO ohne Regelspannung bereits zu hoch 
schwingt, sind vermutlich die beiden kapazitäten gegen Masse zu klein.

Mich würde mal folgendes interessieren. Ist der VCXO ein Quarz welches 
an den Mikrokontroller angeschlossen wird?  Oder ist es ein fertiges 
VCXO Baustein welches über einen Regelspannungseingang verfügt? Wenn ja 
welches ?
Falls der VCXO Quarz direkt am Mikroprozessor hängt, womit wird der 
Quarz elektrisch abgestimmt? Ist da noch eine Kapazitätsdiode im Spiel, 
welches direkt am Quarz hängt? Ist die Kapazitätsdiode eventuell eine , 
welche von dem Kapzitätsdurchstimmbereich nicht passt?

Zum Schluss noch die Frage: Stimmt die Richtung der Regelspannung 
überhaupt, sonst läuft die Frequenz immer weg.

Ralph Berres

Da sind für mich noch einige Fragen offen.

Autor: haudrauf (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Ralph
Ich danke dir für die ausführliche Antwort.

Ich verwende als VCXO einen einen MK3721D
Datenblatt: http://www.idt.com/products/getDoc.cfm?docID=7957305

an den ist dieser Quarz angeschlossen:
http://www.reichelt.de/?;ACTION=28;LA=3;ARTICLE=32...

Der Quarz erwartet eine Lastkapazität von 30pF. Der VCXO belastet den 
Quarz aber nur mit 14 pF. Wenn ich das jetzt richtig verstanden habe, 
müsste ich jetzt noch 16pF dazulöten  (also 2 x 8 nach GND) und es 
sollte funktionieren.  Hatte ich die Tage aber schon mal ausprobiert und 
da hat es nicht geklappt.

>Stimmt die Richtung der Regelspannung
Ja

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
der letzte Beitrag war von mir

Autor: Guido (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ralph Berres schrieb:
> Ausgenützt wird meistens die Serienresonanzfrequenz.

Aber Ralf, sowas von dir? ;-) Schreibst doch selbst, dass bei
"Paeallelresonanz" L riesig wird, Wie willst du das auf Resonanz
bringen?


@ Silvia:

>The crystal traces should include pads for small fixed
>capacitors, one between X1 and ground, and another
>between X2 and ground. Stuffing of these capacitors on the
>PCB is optional. The need for these capacitors is
>determined at system prototype evaluation, and is
>influenced by the particular crystal used (manufacture and
>frequency) and by PCB layout. The typical required
>capacitor value is 1 to 4 pF.

Wenn das nicht klappt (und so ist es ja) könnte dein Layout
zuviel parasitäre Kapazität liefern. 3-4 pF sind mit GND-
Polygon schnell beisammen. Wichtig wäre, ob sich dadurch der
Ziehbereich überhaupt ändert.

Autor: Silvia A. (silvia)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hier das Layout, wie du siehst ist der quarz schon sehr dicht am VCXO. 
Allerdings auch von einem Masse Polygon umgeben.

Autor: Guido (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ooh, das ist viel parasitäre Kapazität. Da solltest du die
externen Kondensatoren weglassen. Wenn die Frequenz dann noch
zu hoch liegt, kannst du nur noch versuchen dies mit einer
Reihenkapazität auszugleichen: Quarz ausloten und in eine
Anschlussleitung 22 pF oder noch weniger einsetzen.

Autor: Silvia A. (silvia)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Und wo wir grad schon mal dabei sind, noch den Schaltplan dabei

Autor: Guido (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
sorry, falsch rum gedacht. Quarz nicht auslöten, sondern
parallel Kondensatoren testweise anlöten. Das sollte die
Frequenz verkleinern.

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Parallel zum Quarz ?
meinst du um die Lastkapazität zu erhöhen ?
Ist das nicht das selbe wie die beiden Kondensatoren nach Masse zu 
vergrössern ?

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guido schrieb:
> Aber Ralf, sowas von dir? ;-) Schreibst doch selbst, dass bei
>
> "Paeallelresonanz" L riesig wird, Wie willst du das auf Resonanz
>
> bringen?

Guido schaue dir maldie Resonanzkurve eines Quarzes an. Da gibt es eine 
Parallelresonanz ( sehr hohe Impedanz ) und eine Serienresonanz ( sehr 
niedrige Impedanz ). Beide liegen nur wenige 10Hz auseinander.

Je nach Schaltungskonzept des Oszillators nützt man die Parallel oder 
Serienresonanz des Quarzes.

haudrauf schrieb:
> Der Quarz erwartet eine Lastkapazität von 30pF. Der VCXO belastet den
>
> Quarz aber nur mit 14 pF. Wenn ich das jetzt richtig verstanden habe,
>
> müsste ich jetzt noch 16pF dazulöten  (also 2 x 8 nach GND) und es
>
> sollte funktionieren.  Hatte ich die Tage aber schon mal ausprobiert und
>
> da hat es nicht geklappt

Dann fehlen also 16pF. Da die beiden Kondensatoren gegen Masse aber für 
den Quarz in Reihe liegen müßten beide Kondendatoren ca 30pF betragen.
Probiere das mal.

Übrigens finde ich die Lösung einen Quarz in einer PLL zu ziehen nicht 
sonderlich glücklich, da ein Quarz sich nur wenige hundert Hertz weit 
ziehen lässt. Danach reist die Schwingung ab.


Ich werde auch irgendwie das dumpfe Gefühl nicht los das das Loopfilter 
bestehend aus R19 , R21 und C52 viel zu niederohmig dimensioniert sind.
Die Filterfrequenz liegt ja im Megahertzbereich. Muss die PLL so schnell 
sein?

Guido schrieb:
> Ooh, das ist viel parasitäre Kapazität. Da solltest du die
>
> externen Kondensatoren weglassen. Wenn die Frequenz dann noch
>
> zu hoch liegt, kannst du nur noch versuchen dies mit einer
>
> Reihenkapazität auszugleichen: Quarz ausloten und in eine
>
> Anschlussleitung 22 pF oder noch weniger einsetzen.

Sie braucht eher mehr Kapazität denn der Quarz schwingt ja zu hoch und 
nicht zu niedrig.


Ralph Berres

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Dann fehlen also 16pF. Da die beiden Kondensatoren gegen Masse aber für
>den Quarz in Reihe liegen müßten beide Kondendatoren ca 30pF betragen.
>Probiere das mal.

Natürlich, die beiden Kondensatoren liegen aus sicht des Quarzes in 
reihe klatsch gegen den kopf und ich war die ganze Zeit der Meinung 
die seien Parallel. Ich fürchte das der Ziehbereich dann zu klein wird, 
ausprobieren kann ich das aber leider erst morgen.

>Muss die PLL so schnell sein?
Dadurch dass ich den Pin auch Tristaten kann, reduziert sich die 
Regelgeschwindigkeit. Umsomehr Tristate umsolangsamer regelt er. Dadurch 
hab ich per Software einfluss auf die Regelgeschwindigkeit. Allerdings 
wäre es auch unkritisch langsamer zu regeln

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich würde die würde den R21 mal eher so Richtung 10 Kohm dimensionieren
Den R 19 mal so Richtung 1 Kohm un den C52 mal so 10nF und den C51 1nF 
dimensionieren. Eventuell die beiden Cs noch um 1-2 Zenerpotenzen 
vergrößern. Das muss man ausprobieren ob die Regelung dann noch stabil 
arbeitet ohne ein Überschwingen auf der Regelspannung zu erzeugen.

Auf jedenfall liegt die Grenzfrequenz des Regelschleifentiefpasses jetzt 
vieeel zu hoch.

Das von dir gezeigte Layout ist jedenfalls voll Ok. Das muss so 
funktionieren.

Silvia A. schrieb:
> Dadurch dass ich den Pin auch Tristaten kann, reduziert sich die
>
> Regelgeschwindigkeit. Umsomehr Tristate umsolangsamer regelt er. Dadurch
>
> hab ich per Software einfluss auf die Regelgeschwindigkeit. Allerdings
>
> wäre es auch unkritisch langsamer zu regeln

Der Regler schaltet erst dann in Tristate , wenn die Regelschleife nicht 
nachregeln muss, damit möglichst wenig Phasenrauschen durch die Regelung 
entsteht. Sobald eine Regelabweichung kommt, gibt es kurze Regelimpulse 
die in dem Tiefpass aufintegriert werden. Da sollte man auch nichts dran 
ändern , sondern die Regelgeschwindigkeit einzig durch das 
Tiefpassfilter bestimmen.

Eventuell wenn du nicht weiterkommst kannst du mir ja mal eine PN 
schreiben.

Ralph Berres

Autor: gates (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wieso willst du die Regelung unbedingt so träge wie nur möglich haben ?

Ich hab sie lieber so aggresiv wie es nur geht, und lass dann den Port 
länger auf Tristate. Denn dann brauch ich keinen Lötkolben, um sie 
Träger zu machen.

>ohne ein Überschwingen auf der Regelspannung zu erzeugen.
Du denkst aber noch dran, das dort nur Digitale Impulse vom FPGA kommen 
?
Der FPGA kann nur vcc und gnd ausgeben, die meiste Zeit (etwa 99%) ist 
der Port jedoch Tristate

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
gates schrieb:
> Wieso willst du die Regelung unbedingt so träge wie nur möglich haben ?
>
So träeg wie möglich nicht aber so träge das nicht versucht wird die 
Steigung der Sinus auszuregeln.
>
> Ich hab sie lieber so aggresiv wie es nur geht, und lass dann den Port
>
> länger auf Tristate. Denn dann brauch ich keinen Lötkolben, um sie
>
> Träger zu machen.
>
Das wird vermutlich mit der Dimensionierung nicht funktionieren.
>
>>ohne ein Überschwingen auf der Regelspannung zu erzeugen.
>
> Du denkst aber noch dran, das dort nur Digitale Impulse vom FPGA kommen
>
> ?
>
Ich weis das da nur digitale Impulse, oder soll man besser Spikes sagen?
rauskommen.

> Der FPGA kann nur vcc und gnd ausgeben, die meiste Zeit (etwa 99%) ist
>
> der Port jedoch Tristate

Das ist nur der Fall solange die Signale der beiden 20MHz Signale am 
Phasenvergleicher  in Phase sind.

Sobald die Phase des 20MHz VCXO aber ein bischen rausläuft treten um so 
mehr Impulse auf je größer der Phasenunterschied ist.

In welche Richtung die Phase jetzt läuft drückt sich dadurch aus ob die 
Impulse positiv oder negativ am Phasenreglerausgang sind.

Der Tiefpass hat neben der Aufgabe sie aufzuintegrieren auch die Aufgabe 
für einen stabilen Regelkreis zu sorgen und ist deshalb nicht ganz 
unkritisch.

Die Grenzfrequenz des Tiefpasses sollte sich irgendwo um 100Hz bewegen, 
und nur im Ausnahmefall höher sein.
Es gibt sogar Fälle da setzt man die Grenzfrequenz noch wesentlich 
tiefer, nämlich dann wenn man über den Regelkreis eine 
Frequenzmodulation erzielen will.

Ralph Berres

Autor: Georg A. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich weiss nicht, irgendwie eiert ihr um das Problem herum. Ob der 
Schleifenfilter richtig ist, ist ja (noch) nicht das Problem... Das 
liegt hier:

http://www.idt.com/products/getDoc.cfm?docID=18729291
"Voltage controlled crystal oscillator parts from IDT need a pullable 
crystal to function correctly. The required characteristics
of such a crystal can be found in the application note MAN05."

http://www.idt.com/products/getDoc.cfm?docID=18442377

"Crystals for VCXO applications are always parallel
resonant because series resonant oscillators cannot be
pulled. The designation for the lattice angle of these
crystals is AT-cut. Do not use BT cut crystals for IDT
VCXO products."

"The special requirements of a VCXO crystal are best
met with a full size AT-cut round quartz crystal blank.
Unfortunately, this blank will only fit into the traditional
full size HC/49U metal can or the smaller UM1."

"Smaller surface
mount packages, including HC49/US (the “short” can),
require a smaller piece of quartz (often called AT strip
resonators). The resulting mechanical limitations of
strip resonators restrict the performance of the crystal.
The smaller electrodes mean that C0/C1 is higher and
the pullability spec is harder to meet."

D.h. der obige 49US ist schon mal nicht mehr so toll.

"Any external parasitic capacitance will reduce the pull
range of the VCXO. In order to maximize the range, it is
important to minimize parasitic capacitance related to
X1 and X2 on the PCB."

Wenn der obige Quarz >2*30pF braucht, um auf die Sollfrequenz zu kommen, 
bleibt nur noch ein SVCXO übrig (slightly voltage controlled...).

Denn:

" The value of these capacitors is usually 0-4 pF
and needs to be determined only once for each board
layout".

Die reden hier von Werten eine Grössenordnung kleiner...

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>so träge das nicht versucht wird die
>Steigung der Sinus auszuregeln.

Das kann nicht passieren, denn da ist kein Sinus. Der vcxo liefert ein 
sauberes Rechtecksignal.
und so Funktioniert es: Bei einer steigeden Flanke auf meinem 
Dateneingang wird geschaut, ob der vcxo low ist (zu langsam) oder Hi (zu 
schnell).  Dann wird ein kurzer impuls in die Dementsprechend andere 
Richtung ausgegeben. (Mit der Länge des Impulses bestimme ich die 
Schnelligkeit der Regelung) Dann wird der Port wieder Tristate und 
wartet auf die nächse steigende Flanke am Dateneingang.

>oder soll man besser Spikes sagen?
Ja genau, nur sehr kurze Impulse, wesentlich kürzer als die 
Periodendauer

>Sobald die Phase des 20MHz VCXO aber ein bischen rausläuft treten um so
>mehr Impulse auf je größer der Phasenunterschied ist.
Nein, ein Impuls wird immer von einer Steigenden Flanke am Dateneingang 
ausgelöst. (Und dank B8B10 Code gibt es genügend Flanken)

>Der Tiefpass hat neben der Aufgabe sie aufzuintegrieren auch die Aufgabe
>für einen stabilen Regelkreis zu sorgen und ist deshalb nicht ganz
>unkritisch.
Ich denke in meinem speziellen Fall ist das unkritisch, aber da kann ich 
ja morgen mal einen genaueren Blick drauf werfen.

>Das wird vermutlich mit der Dimensionierung nicht funktionieren.
Im augenblick lasse ich mit einen Trick den Sender etwas schneller 
senden, und der VCXO regelt sich perfekt ein.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sylvia

Ich habe mal die Grenzfrequenz des Schleifenfilters ausgerechnet. Die 
beträgt ca 4,8MHz !!

Das ist vieeel zu hoch.

Der Schleifenfilter hat zwingend die Aufgabe dafür zu sorgen, das auf 
der
VCO Regelspannung keine Wechselspannungsanteile des Phasenvergleichers 
mehr ist.

Die Regelspannung muss eine absolut saubere Gleichspannung sein, da jede 
Wechselspannungsanteil den VCO Frequenzmoduliert, was sich in zusätzlich 
erzeugte Frequenzen ( Seitenbänder ) des VCOs bemerkbar macht, die man 
auch auf einen Spektrumanalyzer sehen wird.

Der Schleifenfilter in deiner Schaltung ist näherungsweise ein Tiefpass 
1. Ordnung. Das sie hat eine Flankensteilheit von 20dB/ Dekade. Also bei 
um Faktor 10 verkleinerte Frequenz sinkt die Spannung auch um Faktor 10.

Gehen wir mal davon aus das der Phasenvergleich tatsächlich auf 20MHz 
passiert ( was ich noch nicht glaube ), dann sind 20MHz am VCO nicht mal 
um Faktor 10 abgeschwächt. Das heist es müßten mindestens 500mV auf der 
Regelspannung an Wechselspannung zu sehen sein. Und zwar immer dann wenn 
er anfängt zu regeln. Nicht das da schon das Problem zu suchen ist.


Aber ehrlich gesagt habe ich so meine Zweifel das der Phasenvergleich 
auf so einer hohen Frequenz stattfindet. Üblicherweise wird der 
Phasenvergleich im Kiloherzbereich durchgeführt. Dann wirkt das in 
deinen Fall dimensionierte Tiefpass überhaupt nicht mehr.

Du solltest als allererstes mal mit einen scope messen, in welchen 
Abstand die Spikes aus dem Phasenvergleicher kommt, das ist die Frequenz 
auf der der Phasenvergelicher arbeitet. Dann solltest du den Tiefpass so 
dimensiónieren, das diese Frequenz um mindestens Faktor 1000 unterdrückt 
wird.

Ansonsten kann die PLL nicht sauber einrasten.


Ralph Berres

Autor: flo (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Ralph,
Ich danke dir für dein geballtes Fachwissen aber ich denke wir reden 
gerade fundamental aneinander vorbei. Mein Hauptproblem ist der Zu 
schnell laufende VCXO. Da der Auch zu schnell läuft, wenn die 
Regelspannung = 0V ist, spielt hier die Regelschleife und der Tiefpass 
keine rolle. Ursache ist offensichtlich der ungeeignete Quarz (30pF). Da 
muss ich aber erst mal Ersatz bestellen.

Offensichtlich glaubst du mir nicht, das die schaltung mit der 
Dimensionierung arbeitet. Ich kann dir jedoch versichern, das die 
Schaltung so absolut zuverlässig funktioniert. (wenn auch vielleicht 
nicht optimal)
Ein grösser Dimensioniertes RC Glied werde ich mal probieren.

@Georg A.
>The designation for the lattice angle of these
>crystals is AT-cut. Do not use BT cut
Gut zu wissen. In dem Datenblatt zu meinem VCXO wird nur erwähnt, das 
der "cut" eine rolle spielt. Es wird jedoch kein "cut" empfohlen.

>Any external parasitic capacitance will reduce the pull
>range of the VCXO
Das deckt sich mit meinen Messungen.

OK, es geht nicht und ich weiss warum. Das ist schon mal ein 
Fortschritt. Nur wunder ich mich gerade, warum es mit einem anderen 
Sender Board geklappt hat.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
flo schrieb:
> Mein Hauptproblem ist der Zu
>
> schnell laufende VCXO. Da der Auch zu schnell läuft, wenn die
>
> Regelspannung = 0V ist, spielt hier die Regelschleife und der Tiefpass
>
> keine rolle. Ursache ist offensichtlich der ungeeignete Quarz (30pF). Da
>
> muss ich aber erst mal Ersatz bestellen.

Die Ursache sind vermutlich die zu klein dimensionierten Kondensatoren 
gegen Masse. Ich hoffe das der Ziehbereich deines VCXOs prinziepiell 
ausreicht, sonst must du doch ein VCO benutzen.

Die Probleme mit der Regelschleife werden erst auftauchen wenn du die 
Regelschleife schließen kannst.

Aber mach mal und halte mich mal auf den laufenden. Mich interessiert 
das auch.

Ralph Berres

PS warum trittst du immer wieder unter einen anderen Pseudonym auf? 
Haudrauf, gates, flo

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
weil ich es regelmässig verpeile mich vorm schreiben ordentlich 
anzumelden.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hatte mal eine voll digitale PLL entwickelt, welche ein 10MHz 
Quarzofen an den DCF77 Zeitzeichensender angebunden hat. Der Ziehbereich 
des 10MHz Quarzes war ganze 2Hz bei 0-10V Das war ein ziemlicher 
Horrortrip bis ich das ans laufen hatte. Regelzeitkonstante übrigens 4 
Stunden. Das hatte ich dann auch mal veröffentlicht sowohl in der 
Zeitschrift UKW-Berichte, als auch im Funkamateur.

Ralph Berres

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was das ein Frequenzzähler ? wie genau war der ?

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das war ein Referenzfrequenznormal, welches 10MHZ mit einer Genauigkeit 
und Stabilität von 10exp-9 zur Verfügung stellt. Daran sind sämtliche 
Messgeräte von mir welche einen 10MHz Referenzeingang besitzt 
angeschlossen. Also Generatoren , Frequenzzähler z.B.

Siehe mal auf den Link
http://www0.fh-trier.de/~berres/

da findest du unter anderem Bilder von meinem kleinen Heimlabor, 
Bauanleitungen die ich veröffentlicht habe und auch Bilder von meiner 
Alarmanlage.

Ralph Berres

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo Silvia

Bist du inzwischen weiter gekommen?

Ralph Berres

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ne, ich hatte bisher keine gelegenheit daran weiter zu machen, denke mal 
am WE gehts weiter.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Silvia wie schauts aus mit deinen Projekt?

Ralph Berres

Autor: Silvia A. (silvia)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Wie oben geschrieben, habe ich einen neuen Quarz bestellt, der ist aber 
noch nicht eingetroffen. Deshalb hab ich da noch nicht viel gemacht. Ich 
hab die Tage lediglich mal Takt und Daten mir auf dem Scope angesehen. 
Der Takt wird ja aus den Daten gewonnen. Da ist ein Jitter auf dem Takt 
sehr deutlich sichtbar. Paketfehler tauchen übrigens keine auf.

Autor: Abdul K. (ehydra) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
1. Ich kenne zwar die Frequenz nicht, sieht aber aus nach orgelnder 
Masseverbindung am Tastkopf. Nimm die Feder, die im Set dabei ist. Oder 
bau dir eine aus Kupferdraht.

2. Wenn die Jitter-Frequenz wesentlich über der Schleifenfrequenz der 
PLL ist, kann diese dem nicht mehr folgen! Entweder du machst die 
Schleifenfrequenz größer, oder du baust einen Bandpaß in den Clock-Kanal 
ein.

3. Bei PLLs gelten ganz strenge Stabilitätskritererien! siehe die vielen 
klassischen Bücher dazu.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Abdul

Bei ihr ist die Grenzfrequenz des Schleifenfilters bei ca 4MHz.

Das kann bei 20MHz VCXO Frequenz eigentlich nur jittern.
Auserdem ist es recht sportlich einen VCXO mit vielleicht 300Hz
Ziehbereich an eine PLL anzubinden.
Das schreit förmlich nach einen VCO , welche einen größeren 
Abstimmbereich hat.

Silvia

Oszillografiere doch mal die VCO Regelspannung. Mich würde mal 
interessieren wie die aussieht. Da darf weder Spikes, noch eine 
Differenzfrequenz zwischen VCXO und runtergeteilten Takt zu sehen sein.
Da muss einfach eine Gleichspannung zu sehen sein, welche sich im 
idealfall etwa auf VCC/2 einstellt. Da darf auch keine AC im 
Milivoltbereich zu sehen sein.

Wenn auf der Regelspannung AC zu sehen ist, dann kommt das Jittern 
daher.

Ralph Berres

Autor: Abdul K. (ehydra) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe gerade den Anfang gelesen. Aha, also integrierte 
Clocktranslation im FPGA? Wenn ja, dann ist es schlicht so, das das Teil 
viel zu sehr jittert. Bekanntes Problem bei FPGAs. Das Design muß 
passend umgestrickt werden.

Autor: Silvia A. (silvia)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
>Oszillografiere doch mal die VCO Regelspannung. Mich würde mal
>interessieren wie die aussieht

Wie zu erwarten sind da grosse schwankungen.

Ich hab mal den schleifenfilter umgebaut
C52 hat nun 3,3 nF und C51 100pF

Ergebnis siehe rechtes Bild

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo Silvia

Mache mal R21 und R10 um Faktor 100 größer.

Es ist zwar schon besser , aber immer noch zu viel Müll auf der 
Regelspannung.

Jeder Müll auf der Regelspannung wird den VCO Frequenzmodulieren.

Hast du eigentlich mal verscuht die beiden Kondensatoren am Quarz auf 
33pf zu erhöhen?

Ralph Berres

Autor: Abdul K. (ehydra) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
20MHz könnte auch ein Oberwellenquarz sein. Die lassen sich 
normalerweise schlecht ziehen. Prüfe das mal. Grundwellenquarz ist 
besser.

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ralph Berres schrieb:
> Es ist zwar schon besser , aber immer noch zu viel Müll auf der
> Regelspannung.
Ich denke das reicht mir, ich will die Regelung nicht unnötig träge 
machen.

> Jeder Müll auf der Regelspannung wird den VCO Frequenzmodulieren.
Damit kann ich problemlos leben

> Hast du eigentlich mal verscuht die beiden Kondensatoren am Quarz auf
> 33pf zu erhöhen?
Ja , mit dem Ergebnis, das ein Ziehen nicht mehr möglich war.



Bis zum Wochenende sollten die Richtigen Quarze hier eintrudeln. Dann 
ersetze ich den Jetzigen 30 pF Quarz durch einen 18 pF Quarz

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Silvia A. schrieb:
> Ich denke das reicht mir, ich will die Regelung nicht unnötig träge
>
> machen.

Eine Schnelligkeit der Regelung ist doch nur erforderlich, wenn der 
Masteroszillator in der Frequenz umgetastet werden soll, was hier ja 
offensichtlich nicht der Fall ist. Z.B. FSK Modulation.

Bedenke das ein Quarz sich nur um wenige hundert Hertz ziehen läßt.

( Oberwellenquarze noch weniger ). Wenn dieser Ziehbereich schon mit 
wenigen 100mV durchfahren wird, dann reichen schon mV auf der 
Regelspannung um Störfrequenzen auf dem Slaveoszillator zu erzeugen.

Ralph Berres

Autor: Silvia A. (silvia)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Abdul K. schrieb:
> 20MHz könnte auch ein Oberwellenquarz sein. Die lassen sich
> normalerweise schlecht ziehen. Prüfe das mal. Grundwellenquarz ist
> besser.

Oberwellenquarze mit 20 MHz ? Na das wäre schon recht exotisch, finde 
ich. Ne mein Quarz ist kein Oberwellenquarz


>Eine Schnelligkeit der Regelung ist doch nur erforderlich, wenn der
>Masteroszillator in der Frequenz umgetastet werden soll, was hier ja
>offensichtlich nicht der Fall ist. Z.B. FSK Modulation.

Ich mach mir allerdings sorgen, das die Regelschleife anfängt zu 
schwingen, wenn sie zu Träge aufgebaut ist.

>Bedenke das ein Quarz sich nur um wenige hundert Hertz ziehen läßt.
Genau aus dem Grund benutz ich ihn ja. Ich muss ja nur die Differenz zum 
Sendequarz ausgleichen. Das vereinfacht die Regelung enorm. Ein VCO 
bekomme ich mit der Regelung nicht synchronisiert.

>reichen schon mV auf der
>Regelspannung um Störfrequenzen auf dem Slaveoszillator zu erzeugen.
Das ist mir klar, nur selbst mit dem stark jitternden Takt hatte ich 
keinerlei Übertragungsfehler. Da ist also nun keinerlei 
Verbesserungspotential mehr

Autor: Helmut Lenzen (helmi1)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Silvia A.

Hast du schon mal probiert eine Induktivitaet parallel zum Quarz zu 
schalten?
Schalte mal eine Induktivitaet (10 .. 100uH) parallel zu deinem Quarz. 
Damit solltes du die Frequenz kleiner bekommen.

Autor: Ralph Berres (rberres)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Silvia A. schrieb:
> Ich mach mir allerdings sorgen, das die Regelschleife anfängt zu
>
> schwingen, wenn sie zu Träge aufgebaut ist.

Für die Schwingneigung ist das Verhältnis R21 zuR19 zuständig. wenn der 
zu R19 gegenüber R21 klein ist, dann wird er anfangen zu schwingen.

Richtig dimensioniert ist er wenn die Regelspannung, bei einen 
Frequenzwechsel des Mutterquarzes um einige 10 Hertz , schnell aber ohne 
überschwingen seinen neuen Wert einnimmt.

R21 bildet mit C52 durch seinen Integralanteil die Zeitkonstante der 
Regelung. Der R19 bildet gewissermaßen einen Proportionalanteil der 
Regelung. Dieser ist notwendig , weil der VCO für die Frequenz zwar 
proportional der Regelspannung reagiert, die Phase des VCOs aber 
integriert.
Da man jetzt zwei Integratoren in Reihe geschaltet hat ( den VCO und das 
Integrierglied in der Regelspannung ) und das ganze mit negativen 
Vorzeichen dem Phasenvergleicher zuführt hat man jetzt ein 
Variostateoszillator. ( 2*90°+180° =360° damit Bedingung für Schwingen 
erfüllt.
Um das zu verhindern muss der Proportionalanteil dazu in Form des 
Widerstandes R19.

Ralph Berres

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.