Was muss ein Logicanalyzer können für euch können?

[C. H. (hedie)]

Guten Abend...

Ich wollte mal wissen, was Ihr denn ein LogicAnalyzer bieten muss, damit 
Ihr damit zufrieden seid...

Was mich besonders interessieren würde, ist welche samplerate ihr
für Minimum haltet und ab wo es für euch nur noch nice to have wird :)

Bin mal gespannt :)

Grüsse

[Stephan H. (stephan-)]

Schau mal wie viele angefangene Projekte es hier gibt. Dazu gibts auch 
einen Artikel. Da hast Du genug Anforderungen.
Worum gehts eigentlich ?

[C. H. (hedie)]

Stephan Henning schrieb:
> Worum gehts eigentlich ?

Ich habe vor etwa einem Halbe jahr einen kleinen sehr sehr simplen 
LogicAnalyzer gebaastelt...

Dieser erreichte lediglich 233ksamples benötigte jedoch nur einen 
Attiny2313 und einen FTDI Chip (nicht den FT245 sondern den Seriellen 
FT232)

Nun ein halbes Jahr später, habe ich wieder einen LogicAnalyzer 
gebaut... Diesesmal jedoch wesentlich leistungsstärker...

Doch die Hardware ist ja nur die Halbe miete... Die Software entscheidet 
ja meistens über den Erfolg einer Hardware welche Ihre Signale am 
Computer visualisiert...

An dieser bin ich derzeit gerade dran..

Sobald das Projekt Fertig ist, werde ich es selbstverständlich hier 
Veröffentlichen!

Doch damit die Veröffentlichung auch ein Erfolg wird, wollte ich mal 
abklären was den so die Anforderungen sind :) (also vorallem an die 
Hardware)

Gruss

[Jill (Gast)]

Man nehme einen billigen FPGA und diese Seite 
http://www.sump.org/projects/analyzer/

[Gregor B. (gregor54321)]

ich habe einen von pctestinstumentsdotcom

besonders wichtig sind die variablen Schaltschwellen am Eingang. So kann 
man in 5V und 1.8V Systemen debuggen. Da ich bisher nur am AVR messe, 
läufts meist auf 20Mhz samplerate. Sinnvoll ist aber sicher auch der 
externe Takteingang am Gerät. Ohne die Softwarekompression der 
Messpunkte wäre das Gerät allerdings bestimmt ziemlich Panne (2k je 
Kanal). Mehr ist einfach besser, gerade bei längeren Sequenzen. Durch 
die vielen Kanäle kann man sich aber die tollsten Trigger programmieren. 
Die Demo-SW lässt sich unter u.g. Seite laden. Da kann man sich mal 
informieren, was ein recht erfolgreiches (kommerzielles) Projekt so 
kann. Allerdings fehlt mir z.B. die Serielle Triggerung auf z.B. einer 
>4-Draht-Leitung (z.B. SPI oder selbst definierbares Protokoll).

[Knut B. (Firma: TravelRec.) (travelrec)]

Gregor B. schrieb:
> Allerdings fehlt mir z.B. die Serielle Triggerung auf z.B. einer
>4-Draht-Leitung (z.B. SPI oder selbst definierbares Protokoll).

Das kann er aber. Lies mal die Hilfedatei. Es sind I2C, CAN, UART und 
SPI-Interpreter implementiert, die auf die entsprechende Start-Condition 
triggerbar sind.

[C. H. (hedie)]

Vielen Dank schonmal für eure Antworten...

Derzeit sieht die Liste so aus:

Mehr als 2kb Speicher pro Kanal
Trigger für Startsequenzen von bestimmten Protokollen
Externer Takteingang


Wie sieht es mit den Anzahl Kanälen aus?
Genügen 8 oder müssen es 16 oder gar mehr sein?

[Knut B. (Firma: TravelRec.) (travelrec)]

8 sind zu wenig. 16 ist okay, mehr ist auch gut.

[C. H. (hedie)]

Ok gut also...

Mehr als 2kb Speicher pro Kanal
Trigger für Startsequenzen von bestimmten Protokollen
Externer Takteingang
16 Kanäle oder Mehr


Wie sieht es mit der Samplingrate aus? Wie oft benötigt man zb. 200MS?

[Knut B. (Firma: TravelRec.) (travelrec)]

Claudio Hediger schrieb:
> Wie sieht es mit der Samplingrate aus? Wie oft benötigt man zb. 200MS?

100MS/s sind ein minimales Muss für herkömmliche Elektronik mit 
Controllern und Peripheriebausteinen. Gerne mehr.