Forum: FPGA, VHDL & Co. Ursprung von Warnmeldungen herausfinden


von Silvia A. (Gast)


Lesenswert?

Hallo, ich verwende ISE 9.2

Ich bin grad dabei meinen Code ein Wenig aufzuräumen. Mein Code 
produziert (noch) mehrere Hundert warnungen. Z.b so etwas:
Xst:646 - Signal <doa> is assigned but never used.

Eigentlich keine wilde sache, nun besteht jedoch mein Programm aus gut 2 
Dutzend VHDL Datein, wie kann ich denn nun rausfinden woher die Warnung 
kommt ?

von Duke Scarring (Gast)


Lesenswert?

Silvia A. schrieb:
> wie kann ich denn nun rausfinden woher die Warnung
> kommt ?
Das steht da normalerweise mit dabei.

Silvia A. schrieb:
> Xst:646 - Signal <doa> is assigned but never used.
Du könntest in Deinen Quelltexten mal nach doa suchen. Wenn
das Signal nur auf der linken Seite einer Zuweiung auftaucht gibt es 
obige Warnung.

Die allermeisten Warnungen sind harmlos und leider viel zu viele, als 
das sie hilfreich wären (z.B. connection is open, wenn man explizit 
hingeschrieben hat, daß sie offen sein soll...)

Mehr Sorgen mache ich mir um die beiden Warnungen:
1
WARNING:Xst:653  ... used but never assigned ...
und
1
WARNING:Xst:737  ... unwanted latches ...

Duke

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Silvia A. schrieb:
> Xst:646 - Signal <doa> is assigned but never used.
Ich würde hier ein Dual-Ported-Ram vermuten, wo an Port A nur 
geschrieben wird. Hier ist dann vermutlich in der Port-Liste ein Signal 
doa zugewiesen worden, wo ein open richtiger wäre...

von Silvia A. (Gast)


Lesenswert?

>Das steht da normalerweise mit dabei.
Tja tut es aber nicht und die Primäre frage ist eigentlich: Wieso nicht 
?

>Du könntest in Deinen Quelltexten mal nach doa suchen.
Natürlich kann ich danach suchen, nur binn ich der meinung, dass ISE mir 
automatisch den Ursprung der Warnung mitteilen sollte.

von Silvia A. (Gast)


Lesenswert?

>wo ein open richtiger wäre...
Ist open ein VHDL Befehl ? wie verwendet man den ?

von Duke Scarring (Gast)


Lesenswert?

Silvia A. schrieb:
> Ist open ein VHDL Befehl ? wie verwendet man den ?

So z.B.:
1
  zpu_mem_32_1_i0 : zpu_mem_32_1
2
    port map (
3
      ADDR => zpu_core_i0_address(10 downto 2),
4
      CLK  => clk,
5
      DI   => (others => '0'),
6
      DIP  => (others => '0'),
7
      EN   => select_mem1,
8
      SSR  => '0',
9
      WE   => '0',
10
      DO   => zpu_mem_32_1_i0_do,
11
      DOP  => open
12
      );

Aber eine Warnung gibt es (leider) trotzdem.

Duke

P.S.: Hast Du das letzte Service-Pack drauf?

von Silvia A. (Gast)


Angehängte Dateien:

Lesenswert?

>P.S.: Hast Du das letzte Service-Pack drauf?
Gute frage, wie finde ich das denn Raus ?

Hab mal die About Box angehängt

Wenn ich ein Webupdate anstosse, wird zumindest kein Servicepack 
angeboten.

von Duke Scarring (Gast)


Lesenswert?

Silvia A. schrieb:
>>P.S.: Hast Du das letzte Service-Pack drauf?
> Gute frage, wie finde ich das denn Raus ?
Genau so. Sieht gut aus.
Das letzte Servicepack[1] für die 9.2. war m.E. die 4.

Intern zählt Xilinx eine Buchstaben.Zahlenkombination hoch:
8.1   - I.24
9.2.3 - J.39
9.2.4 - J.40
10.1  - K.31
11.1  - L.33
11.2  - L.46
12.2  - M.63c
12.3  - M.70d

Duke

[1] http://www.xilinx.com/webpack/classics/wpclassic/

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.