Watchdog timer löst keinen interrupt aus

Weil "WDE" den System Reset einschaltet, würde ich sagen, lass dieses 
Bit mal 0.

Hmm ja stimmt, sorry hatte ich vergessen.
Allerdings musst du danach wieder WDIE setzen, sondern ist der nächste 
Timeout ein Reset, ist dir das auch klar?

Ansonsten besteht noch die Möglichkeit, das dir der Compiler etwas 
wegoptimiert, "WD_cnt++;" in dem Fall.

Wie sieht die Definition dafür aus?
Mal ins Listing geschaut was rauskommt?

Ich stochere bei GCC ein wenig im Dunkeln, ich nutze den nicht weil ich 
ihm nicht traue. ;-)

micha s. schrieb:
> und nach dem watchdog_reset(); bleibt das flag ja normalerweise erhalten
> oder? hinter watchdog_reset(); steckt asm("WDR");

Ja das fasst das Flag nicht an.

Hast du das Ganze mal durch den AVR Simulator gejagt?

Mir fehlt so ein wenig die Information, wie Du das Ganze denn testest, 
zwischen Interrupt und dem kompletten Reset liegen schließlich nur 
wenige Millisekunden.

Also führe mal ein bisschen detailierter auf wie du testest, reduziere 
dein Programm auf den Tesfall und stelle das hier >komplett< ein.

micha s. schrieb:
> eventuell könnte es noch sein da ich recht viele interrupts habe das es
> nie soweit kommt weil er am interruot abarbeiten ist.
> aber in der simulation funktioniert es soweit bis auf den wd

Das wäre denkbar, der WDT Interrupt hat den Vektor 0x0012, also am A. 
der Welt und somit niedrigste Priorität. ;-)
Allerdings würde ich mir dann grundlegend Gedanken machen ob das Design 
sinnvoll ist, wenn das Programm so dermassen viele und lange Interrupts 
abarbeitet.

Tja, also mit der momentanen Informationslage kann Dir dann aber hier 
kaum jemand helfen.

Mein Vorschlag wäre, dass Du dein Programm auf der Kernproblem 
reduzierst.
Dann kann man weiter sehen.

Ansonsten viel mir jetzt noch Stack zu klein ein?

micha s. schrieb:
> hm wie prüfe ich den stack...?

Überprüfen ob der Stackpointer in einen SRAM Bereich läuft in dem schon 
was liegt.

So geht das:

//Watchdog Interval Timer
  WDTCSR |= (1<<WDCE) | (1<<WDE); //Enable Watchdog(Reset)
  MCUSR &= ~(1<<WDRF);     //Clear WDRF in MCUSR
  WDTCSR |= (1<<WDCE);  //Watchdog Change Enable
  WDTCSR = 0x46;     //Enable Interrupt, Disable Reset, Set Prescaler 1s

Beim Ändern es Watchdogs muß zum Schutz gegen unbeabsichtigtes 
Überschreiben ein bestimmter Ablauf in einer definierten Zeit 
eingehalten werden.

mfg.

micha s. schrieb:
> okay, wie komme ich an die größe des stacks? adresse müsste ja im db
> stehen.

SPH und SPL sind die Stackpointer "Register", diese werden idR auf die 
letzte SRAM Adresse gesetzt, das erledigt der Startup Code der mit 
verlinkt wird. Der SP zählt dann abwärts.

Und doch, das hat dich sehr wohl zu interessiern, wenn dein Stack zu 
groß wird, z.B. durch viele Subroutinen Aufrufe, dann überschreibst du 
damit evtl. Werte im SRAM.

Lies dir mal die Beschreibung des AVR Core durch, ist im DS des 
ATtiny2313 drinne. Dann wirds evtl. bissel klarer.

micha s. schrieb:
> reset_WDT();

Ist an dieser Stelle überflüssig, da der WDT noch gar nicht 
initialisiert ist. Schadet aber wohl auch nicht.

mfg.

omg...das macht mir der compiler aus der init funktion...!!!
kann der dads nicht schlauer anstellen??? hilfe...back to the asm roots 
:)

1

71:       {

2

+00000304:   95A8        WDR                      Watchdog reset

3

74:          WDTCSR |=  (1<<WDCE) | (1<<WDE); // Start timed Sequence

4

+00000305:   B581        IN      R24,0x21         In from I/O location

5

+00000306:   6188        ORI     R24,0x18         Logical OR with immediate

6

+00000307:   BD81        OUT     0x21,R24         Out to I/O location

7

75:          MCUSR  &= ~(1<<WDRF);            // Clear WDRF in MCUSR

8

+00000308:   B784        IN      R24,0x34         In from I/O location

9

+00000309:   7F87        ANDI    R24,0xF7         Logical AND with immediate

10

+0000030A:   BF84        OUT     0x34,R24         Out to I/O location

11

76:          WDTCSR |=  (1<<WDCE);            // Watchdog Change Enable

12

+0000030B:   B581        IN      R24,0x21         In from I/O location

13

+0000030C:   6180        ORI     R24,0x10         Logical OR with immediate

14

+0000030D:   BD81        OUT     0x21,R24         Out to I/O location

15

77:          WDTCSR  =  (1<<WDIE)             // Enable Interrupt, Disable Reset

16

+0000030E:   E481        LDI     R24,0x41         Load immediate

17

+0000030F:   BD81        OUT     0x21,R24         Out to I/O location

18

80:          WD_cnt  = 0;

19

+00000310:   921000AF    STS     0x00AF,R1        Store direct to data space

20

81:       }

21

+00000312:   9508        RET                      Subroutine return

Jaholla...

Ja, lieber mit inline Assembler von Hand bauen. Ist ja jetzt auch nicht 
so schlimm oder?

jup das denke ich mir auch...
ich mein mal im ernst, optimieren geht anders... werd in zukunft glaub 
echt lieber die hex oder binär zahlen ins register schreiben (wenns auch 
unübersichtlicher ist) aber besser als 3 befehle wenn ich ein 
besch...bit setzen will!

doch kann es,
register = 0xneuer wert;

WDTCSR  =  (1<<WDCE) | (1<<WDE);
wdce brauchst du wenn du am wd irgendwas ändern willst (lt db)

und wde um den watchdog in der timing sequenz zu starten (auch db)

stimmt den rest von wdtcsr hätte ich in eine zeile schreiben können :)