mikrocontroller.net

Forum: FPGA, VHDL & Co. Testbench und Modelsim


Autor: jimmy (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich bin Neuling auf dem Gebiet Modelsim. Habe aber das Modelsim Tutorial 
bereits durchgearbeitet und hat auch soweit alles funktioniert.

Habe jetzt die beiden Files in work unter Modelsim eingebunden. Bei der 
Simulation werden die Signale A und B richtig angezeigt. Das Signal Y 
ist aber undefiniert (Rote Linie).

Hat jemand eine Idee woran das liegen kann?

Autor: Anguel S. (anguel)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
jimmy schrieb:
> Das Signal Y
> ist aber undefiniert (Rote Linie).

Ich bin nicht ganz sicher, ob es daran liegt, aber Y sollte eigentlich 
als out und nicht als buffer definiert werden.

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
$ vlib work

$ vcom log.vhd
Model Technology ModelSim PE vcom 6.6d Compiler 2010.11 Nov  1 2010
-- Loading package standard
-- Loading package std_logic_1164
-- Loading package std_logic_arith
-- Loading package std_logic_unsigned
-- Compiling entity log
-- Compiling architecture structure of log

$ vcom tlog.vhd
Model Technology ModelSim PE vcom 6.6d Compiler 2010.11 Nov  1 2010
-- Loading package standard
-- Loading package std_logic_1164
-- Loading package std_logic_arith
-- Loading package std_logic_unsigned
-- Compiling entity tlog
-- Compiling architecture testbench of tlog
** Warning: [4] tlog.vhd(39): (vcom-1207) An abstract literal and an identifier must have a separator between them.
** Warning: [4] tlog.vhd(39): (vcom-1207) An abstract literal and an identifier must have a separator between them.
** Warning: [4] tlog.vhd(40): (vcom-1207) An abstract literal and an identifier must have a separator between them.
** Warning: [4] tlog.vhd(40): (vcom-1207) An abstract literal and an identifier must have a separator between them.
Da fehlt wohl noch ein Leerzeichen in Zeile 39 und 40. Das ist aber 
nicht kritisch...
$ vsim -gui tlog

In der GUI geht es dann weiter:
add wave *
run 200 ns

Ich sehe da nichts undefiniertes...

Duke

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
jimmy schrieb:
> Bei der Simulation werden die Signale A und B richtig angezeigt.
> Das Signal Y ist aber undefiniert (Rote Linie).
Zeig doch mal einen Screenshot...

Autor: jimmy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Duke Scarring schrieb:
> Ich sehe da nichts undefiniertes...
>
> Duke

Hab es jetzt mit den Befehlen gemacht und seltsamerweise funktioniert es 
so.

Vielen Dank für die Hilfe.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.