PLL für variablen Frequenzbereich nutzen

Gast #2047642
Lesenswert?
• ▲
▼
Kann ich eine Xilinx PLL für einen variablen Frequenzbereich nutzen?

Wenn man z.B. für einen Quarz von 100MHz designed und dann einfach nur 
90 oder 80 anschließt - geht das dann automatisch, oder muss ich das 
irgendwie berücksichtigen?

Was passiert, wenn ich die Frequenz sweepe? Also z.b. zwischen 80MHz 
langsam hochziehe? Ich brauche einen Frequenzvervierfacher.
Moderator (Firma: Titel) Persönliche Seite #2047650
Lesenswert?
• ▲
▼
Andreas schrieb:
> Xilinx PLL
Bei Xilinx heißt das Ding DLL (Delay locked Loop). Diese Komponente ist 
Bestandteil der DCM (Digital Clock Manager).

> Wenn man z.B. für einen Quarz von 100MHz designed und dann einfach nur
> 90 oder 80 anschließt - geht das dann automatisch
Abhängig vom FPGA: Ja.

> Was passiert, wenn ich die Frequenz sweepe?
Im Datenblatt des FPGAs stehen Daten, wie stark die Frequenz sich ändern 
darf, ohne dass die DLL den Lock verliert. Siehe dazu auch die passende 
Appnote (XAPP174, 132, 462...) und den UserGuide des FPGAs...
Gast #2047657
Lesenswert?
• ▲
▼
Lothar Miller schrieb:
>> Xilinx PLL
> Bei Xilinx heißt das Ding DLL (Delay locked Loop). Diese Komponente ist
> Bestandteil der DCM (Digital Clock Manager).

Andererseits gibt es in aktuellen Chips (z.B. Spartan6) auch echte PLLs 
(PLL_ADV). Für deren genau Spezifikation muß man sich das Datenblatt 
durchlesen.


Andreas schrieb:
> Ich brauche einen Frequenzvervierfacher.
Was willst Du denn konkret machen?

Duke
Gast #2048100
Lesenswert?
• ▲
▼
Wie gesagt: Ich brauche einen Frequenzvervielfacher, der mir einen Takt 
mit genau dem Vierfachen des Eingangs realisiert.

Am Eingang stehen bis zu 100 MHz an, wenigstens aber 50. Funktionieren 
muss es von 60MHz bis 100MHz. Ich würde jetzt den Eingang auf 75 MHz 
spezifizieren.

?

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren