Gast
#2055017
Hallo, ich habe 2 Signale in 14 Bit Busbreiten vorliegen. Zwischen beiden besteht eine Phasenverschiebung, die ich mit Hilfe eines FPGAs berechnen will. Gibt es da für Altera Bausteine fertige Megacores, oder muss ich den Quelltext dafür selbst schreiben? Wenn ich den Quelltext selber schreiben muss, würde mich interessieren, wie man so etwas angeht. Habe grundlegende Kenntnisse in VHDL (VHDL-Synthese/Jürgen Reichard...)