Hallo,
ich bin gerade am ueberlegen ob ich mir meinen eigenen LA basteln
sollte, und wollte dazu hier mal fragen warum es eigentlich keine LAs
mit DDR-Ram gibt? Eigentlich ist doch bei dem Ram-bedarf von so nem LA
DDR super geeignet, weil billig, und den internen BRAM des FPGAs koennte
man doch dann super als zwischenpuffer benutzen, warum macht das kein
hersteller so (bzw. habe ich es noch nie gesehn dass irgendwo DDR
verbaut wurde).
Ich gehe davon aus dass DDRRam da noch irgendwo einen Pferdefuss hat,
weiss jemand wo?
Für markenhersteller sind kleine usb LAs spielzeug, es ist doch viel
besser grosse geräte zu bauen die zwar mehr funktionen haben und gleich
das 25fache kosten. Mittlerweile gibts auch USB LA von LeCroy, der hat
aber auch keinen externen speicher.
Der buffer im FPGA sollte afaik auch gross genug sein damit der DDR RAM
als langzeitspeicher auch durchgehend die daten bekommt oder auch
sinnvoll genutzt wird. D.h. es muss schon grosseres FPGA sein, für ein
LA tabu da viel zu teuer (ASIC + SRAM sind günstiger), als open source
projekt nicht machbar wegen ISE/Quartus beschränkungen.
Es scheint auch kein bedarf zu sein für solche lösungen (wobei bedarf
ist eigentlich da, nur niemand baut es zu vernünftigen preisen). Es ist
viel einfacher alte kleine FPGAs (wie der beliebte Intronix es hat)
einzusetzen.
Der Kunde ist dumm genug und kauft (weil kaum alternativen vorhanden),
wobei eigentlich könnte Intronix schon längst mindestens Cyclone III
(statt I) einsetzen, mit 4 bis 6 mal so grosseren sample speicher, USB
galv. trennung und das zum gleichen preis.
Wenn du entsprechende entwicklungsumgebung hast gibts mittlerweile viele
ältere FPGAs zum dumpingpreis auf ebay (250770603447 , 200575891168,
190458798541, usw.). Die sind eigentlich viel zu schade für LA, aber bei
dem preis verlockend - falls man lizenzen für die hat.
hallo!
leider habe ich keine lizenzen fuer die grossen fpgas, ich dachte ehr
daran einen mittelgrossen Spartan6 zu nehmen, der SRAM darin als
zwischenpuffer und DDR1/2/3 daran als langzeitspeicher damit man auch
ein bisschen mehr lesen kann als nur bis der sram voll ist und dann ist
schluss.
mit sram wuerde 1Gbit ja ueberteuer sein, das waeren ja hunderte von
euro allein fuer den speicher, daher ist das ueberhaupt nur machbar mit
einem DDR, da kostet 1Gbit unter 10€. Ausserdem gibts damit schon
fertige boards, z.B. das Drigmorn4 oder Raggedstone2 von enterpoint
(woanders sicher auch, ich hab jetzt nur da geguckt), womit man
zumindest am anfang der entwicklung weniger risiko hat.
mich wuerde noch interessieren warum deiner meinung nach LAs mit
DDR-speicheranbindung als open source nicht moeglich sind? meinst du
wegen dem mig-core den man instantiiern muss? Ich hab da nicht so die
peilung von, aber gabs da nicht ne moeglichkeit die config des migs zu
exportiern, so dass sich dann jeder "user" seinen eigenen mig baun
koennte ohne viel aufwand?
Thomas R. schrieb:> Der Kunde ist dumm genug und kauft (weil kaum alternativen vorhanden),> wobei eigentlich könnte Intronix schon längst mindestens Cyclone III> (statt I) einsetzen, mit 4 bis 6 mal so grosseren sample speicher, USB> galv. trennung und das zum gleichen preis.
Wer weiß, Hersteller sparen manchmal paar Cent und sehen das bei
Massenprodukten als eine große Ersparnis :) Außerdem ist jede auch so
kleine Produktänderung mit Aufwand und Risiko verbunden - nach dem Motto
"never change a running system". Jede neue Zusatzkomponente kann
ausfallen und Speicher ist da besonders anfällig, vor allem wenn man
das Gerät wie bei LAs mit externen Geräten direkt verbindet. Und solange
die Konkurrenz nix besseres anbietet, ist es denen egal, was die Kunden
gern hätten. Und die Kunden kaufen das, weil es eben z.Zt. nix besseres
(zu dem Preis) gibt...
Anguel S. schrieb:>> Wer weiß, Hersteller sparen manchmal paar Cent und sehen das bei> Massenprodukten als eine große Ersparnis :)
ich spreche von 2USD preisunterscheid beim 100stk, das dürfte also
machbar sein. Die neueren FPGAs sind günstiger als die alten, dadurch
hat man schon die benötigte diff für usb galv. trennung. Lässt man die
weg, verdinnt man noch nein paar USD extra alleine durch den FGPA
preisunterscheid.
> Außerdem ist jede auch so> kleine Produktänderung mit Aufwand und Risiko verbunden - nach dem Motto> "never change a running system". Jede neue Zusatzkomponente kann> ausfallen und Speicher ist da besonders anfällig, vor allem wenn man> das Gerät wie bei LAs mit externen Geräten direkt verbindet.
ich meinte hier auch den FPGA internen speicher
> Und solange> die Konkurrenz nix besseres anbietet, ist es denen egal, was die Kunden> gern hätten. Und die Kunden kaufen das, weil es eben z.Zt. nix besseres> (zu dem Preis) gibt...
genau, schade eigentlich.
zachso schrieb:>> mich wuerde noch interessieren warum deiner meinung nach LAs mit> DDR-speicheranbindung als open source nicht moeglich sind?
nein, das ist möglich, ich meinte nur lizenzen für gorssere FPGAs.
Drigmorn4 oder Raggedstone2 mit XC6SLX45T könnten eine gute platform
sein, es sind immerhin 64k BRAM beim 32 kanälen verfügbar.
