Beispiel: der IRF7720 im SO8-Gehäuse. Bei dem liegt S auf den Pins 1-3, G auf 4 und D auf 5-8. Man könnte einen Footprint bauen, der auf dem SO8 aufbaut und nur 3 Pins hat, die die Pins des SO8 entsprechend überdecken. Gibt es eine bessere Möglichkeit?
Ich baue mir für solche Fälle ein Stromlaufsymbol, das alle Beine zeigt, also z.B. 3 Drainanschlüsse mit den zugeordneten Pinnummern hat. Erleichtert die spätere Fehlersuche und garantiert, dass du im Stromlauf auch wirklich alle Beine anschließt und keines vergisst.
Es können auch gerne 4 Drainanschlüsse sein... :-)
Ich würde ein Bauteil mit 8 Beinen zeichnen und im Schema alle miteinander verbinden. Grund: Das Schema SOLL ja das repräsentieren, was physikalisch verdratet wird. Ausserdem machen das praktisch alle so. Schau mal in ein Schema, bei dem ein grosses FPGA vorkommt. Da hast Du ein Blatt mit einem grossen Klotz in der Mitte, bei dem etwa 5 Millionen Pins mit GND verbunden werden. Zugegeben, bei einem Tansistor ist das ein bisschen weniger üblich, aber durchaus häufig anzutreffen. Da hast Du dann halt einen Transistor, bei dem vertikal die S gezeichnet ist, dann drei horizontale Pins dran, und dasselbe bei D. Ich handhabe es immer so. Es gibt wenig, was ich mehr hasse, als versteckte Verbindungen. etwa so: |-- |-- |-- |- -| |- |-- |--
Hallo Uhu. > Beispiel: der IRF7720 im SO8-Gehäuse. Bei dem liegt S auf den Pins 1-3, > G auf 4 und D auf 5-8. > > Man könnte einen Footprint bauen, der auf dem SO8 aufbaut und nur 3 Pins > hat, die die Pins des SO8 entsprechend überdecken. > > Gibt es eine bessere Möglichkeit? Ja. Mach Dir einen Footprint wie üblich mit 8 Pads, aber den zusammengeschlossenen Pins gibst Du alle die gleichen Padnummer, die mit dem Pinnummer aus dem Symbol korespondieren muss. D.h. Pad 1-3 haben ALLE die NUMMER "S", Pad 5-8 ALLE die NUMMER "D" und Pin 4 die NUMMER "G". Falls Deine Pinnummern im Symbol auch "S", "D" und "G" sind. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Danke! Bernds Vorschlag ist wohl der beste. Gegen den 8-beinigen FET spricht m.A., daß es den IRF7220 ja auch in 3-beiniger Ausführung gibt und der Schaltplan eigentlich keine Gehäusedetails enthalten soll, die für das Prinzip der Schaltung uninteressant sind.
> D.h. Pad 1-3 haben ALLE die NUMMER "S", Pad 5-8 ALLE die NUMMER "D" und > Pin 4 die NUMMER "G". > Falls Deine Pinnummern im Symbol auch "S", "D" und "G" sind. Diese Idee halte ich für nicht gut (eigenes Leiden, habe ich ganz früher auch so gemacht). Wenn du bei der Fehlersuche oder der Signalverfolgung bist und den Stromlauf vor dir zu liegen hast, interessiert dich eigentlich die ganz konkrete numerische Pinbezeichnung und nicht A/K, B/C/E oder G/D/S. Denn das siehst du ja ohnehin bereits aus dem Stromlaufsymbol. Nur zum Nachdenken, keinesfalls Zwang, ich zwinge niemanden mehr meine Meinung auf.
Ich bin gleicher Meinung wie der Bürovorsteher. Uhu Uhuhu schrieb: > die für das Prinzip der Schaltung uninteressant sind. Ich betrachte ein Schema halt nicht "bloss" für ein Hilfsmittel, um das Prinzip einer Schaltung darzulegen, sondern für eine exakte Abbildung der Topologie einer Schaltung. Wenn ich ein Bauteil mit 3402 Pins habe, möchte ich auch 3402 Pins in meinem Schema finden können. Aber eben, das ist natürlich Geschmackssache - oder sogar eine Frage der zugrunde liegenden Philosophie. Kicad unterstützt ja auch so Teufelszeug wie versteckte Anbindung von Powerpins. Gruäss Simon
Hallo Bürovorsteher, Uhu und Simon. > Diese Idee halte ich für nicht gut (eigenes Leiden, habe ich ganz früher > auch so gemacht). > Wenn du bei der Fehlersuche oder der Signalverfolgung bist und den > Stromlauf vor dir zu liegen hast, interessiert dich eigentlich die ganz > konkrete numerische Pinbezeichnung und nicht A/K, B/C/E oder G/D/S. Denn > das siehst du ja ohnehin bereits aus dem Stromlaufsymbol. Wenn Du ein klassisches FET Symbol mit 3pinen im Schaltplan hast, kann es je nach den Umständen sein, daß du nach einem dicken TOP3 gehäuse suchst, und das 8 pin SOIC wie im konkreten Beispiel übersiehst. ;-) Aus dem Grunde würde ich auch nicht, wie der Uhu vorgeschlagen hat: > Gegen den 8-beinigen FET spricht m.A., daß es den IRF7220 ja auch in > 3-beiniger Ausführung gibt und der Schaltplan eigentlich keine > Gehäusedetails enthalten soll, die für das Prinzip der Schaltung > uninteressant sind. lediglich ein FET Symbol in den Schaltplan packen, sonder vergleichbar mit dem Datenblat der IRF7726 ein 8 pinniges Rechteck, wo das FET Symbol mit Anschlüssen hineingemalt ist, anlegen. Ob das allerdings aus Platzgründen praktikabel ist, müsste probiert werden. Ich unterstütze Simons Meinung: > Es gibt wenig, was ich mehr hasse, als > versteckte Verbindungen. Allerdings hat KiCAD noch ein paar Möglichkeiten mehr. Ausser "Pinnummern" und den korrespondierenden "Padnummern" (die vierstellige alphanumerische Bezeichner OHNE Leerzeichen sein können), gibt es noch "Pinnamen" und "Padnamen". Dort können durchaus auch mal memmnotechnisch günstigere Angaben hingeschrieben werden, und wenn, wie im vorliegenden Fall, die "Nummern" als Bezeichner verwendet werden, spricht nichts dagegen, die Namen mit den "wahren" Pinnumern zu versehen. Durcheinander ist ja eh schon. ;-) Persönlich würde ich die Nummern immer als Gehäusenummern Nummern lassen, und in den Namen die Funktion packen, hier als "D", "G" und "S". Hab ich aber auch länger gebraucht, um zu bemerken, daß das für mich persönlich mehr Ordnung und Überblick bringt. Desweiteren lassen sich auch Kommentare in den Schaltplan und auf den Silkscreen schreiben, falls alle Stricke reissen. Vorteil mit G, S und D als Bezeichner wäre, Du köntest sehr schnell die Technologie bei einem Redesign wechseln, wenn alle Austauschfootprints auch G, S und D Bezeichner haben. Voraussetzung wäre allerdings, Du hälst deine Bibliothek immer schön konsistent...... Allerdings denke ich, das im vorliegenden konkreten Falle auf dem Silkscreen die Markierung von Pin 1 langen sollte. Info auf den Silkscreen sind immer so eine Sache....mache Boardhersteller beklagen sich zu recht, wenn Silkscreendrucke über Pads verlaufen. Sie dort wegzuschneiden ist ein zusätzlicher Arbeitsschritt. Die KiCAD Footprints sind in dieser Hinsicht leider oft nicht vorbildlich. Ausserdem sind die Silkscreendrucke im allgemeinen etwas "matschig" und daher oft unlesbar, wenn zu klein. Weil der Silkscreen oft eingespart wird, mache ich gerne solche Einträge im Kupfer, wenn die Platzsituation entspannt ist (Isolationsabstände!). Bietet im allgemeinen auch eine bessere Lesbarkeit bei kleinen Strukturen, selbst unter Lötstopplack. Leider kann oft der DRC Text in Kupferlagen auch nur schlecht einschätzen. Es ist also Vorsicht und Ruhe zum Nachdenken geboten, wenn man sowas macht. Jedenfalls ist der Footprint das kleinere Problem. Egal was man in den Schaltplangezeichnet hat.....die Padnummern müssen halt zu den pinnumern passen, und zusammengehörige sollten den gleichen haben, wenn man den nicht alle 8 schon im Symbol konsequent separat behandelt und anschliesst. Letzteres Vorgenhen hätte auch den fall, das man vom üblichen Schema der IC Nummerierung nicht abweichen müsste. Es gibt allerdings auch genug Fälle, wo es egal ist. z.B. bei Hochstromklemmen die ein gutes dutzend Pinne mit dem gleichen Potential haben, und in kein übliches Schema passen. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Eagle hat das Problem eigentlich sehr elegant gelöst, indem Schaltplan- und Boardeditor kommunizieren können: Klickt man im Schaltplan eine Leitung mit der Show-Funktion zweimal an, dann werden die zugehörigen Leiterbahnen und Pins auf dem Board hervorgehoben. Die umgekehrte Richtung funktioniert auch.
Hallo Uhu. > Eagle hat das Problem eigentlich sehr elegant gelöst, indem Schaltplan- > und Boardeditor kommunizieren können: Klickt man im Schaltplan eine > Leitung mit der Show-Funktion zweimal an, dann werden die zugehörigen > Leiterbahnen und Pins auf dem Board hervorgehoben. Die umgekehrte > Richtung funktioniert auch. Das geht auch nur, wenn ich als Entwickler mit Eagle auf dem Laptop und den kompletten Unterlagen vor dem Gerät stehe. Habe ich im Service nur ein PDF vom Schaltplan, egal ob als Ausdruck oder auf dem Laptop, hilft mir das nicht. Ganz Programmunabhängig. Bei KiCAD hätte ich in dem Punkte gerne ein Highlighting der gewählten Potentiale/Knoten, so wie bei Eagle. Im übrigen hatte mein altes Eagle 4-Schlagmichtot Probleme elegant mit dem Fall umzugehen, wenn mehrere Pads mit dem gleichen Potential vorhanden waren. Im konkreten Fall der oben angesprochenen Hochstromklemme habe ich dann 16 Anschlüsse gemalt, im Schaltplan übereinandergelegt, und das Gemecker von ERC und DRC ignoriert. Aber ich gestehe Eagle auch zu, das es weiterentwickelt wird. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Bernd Wiebus schrieb: > Im übrigen hatte mein altes Eagle 4-Schlagmichtot Probleme elegant mit > dem Fall umzugehen, wenn mehrere Pads mit dem gleichen Potential > vorhanden waren. Die hat auch die aktuelle Version noch.
Uhu Uhuhu schrieb: > Klickt man im Schaltplan eine > > Leitung mit der Show-Funktion zweimal an, dann werden die zugehörigen > > Leiterbahnen und Pins auf dem Board hervorgehoben. Die umgekehrte > > Richtung funktioniert auch. ¨ Macht Kicad auch. Naja, jedenfalls fast. Highlithed werden sie nicht, aber zentiert. Ebenfalls in beide Richtungen. Edit, ob es das bei den Leitungen macht, weiss ich gerade nicht auswendig. Aber bei den Pins/Pads auf jeden Fall.
Simon Huwyler schrieb: > Aber bei den Pins/Pads auf jeden Fall. In PCBnew, aber nicht im Schaltplaneditor. Bernd Wiebus schrieb: > Habe ich im Service nur > ein PDF vom Schaltplan, egal ob als Ausdruck oder auf dem Laptop, hilft > mir das nicht. Ich bin mir einigermaßen sicher, daß man diese Funktionalität auch in PDFs unterbringen kann. JavaScript ist drin und Adobe bietet einen OCR-Reader an, der PDFs als Bild den Text an der richtigen Stelle unterlegt, damit man Text kopieren kann. Ich glaube nicht, daß in Zukunft Papierschaltpläne als Arbeitsmittel üblich bleiben werden.
Uhu Uhuhu schrieb: > Simon Huwyler schrieb: > >> Aber bei den Pins/Pads auf jeden Fall. > > > > In PCBnew, aber nicht im Schaltplaneditor. Reden wir jetzt von unterschiedlichen Dingen? Wenn ich im Schemaeditor einen Pin anclicke, springt PCBnew zum entsprechenden Pad. Wenn ich in PCBnew ein Pad anclicke, springt der Schemaeditor zum entsprechenden Pin.
Simon Huwyler schrieb: > Wenn ich in PCBnew ein Pad anclicke, springt der Schemaeditor zum > entsprechenden Pin. Oh, sehr gut, danke für den Tipp! Von PCBnew in den Schemaeditor geht es leider nicht.
Hallo Uhu. >> Wenn ich in PCBnew ein Pad anclicke, springt der Schemaeditor zum >> entsprechenden Pin. > > Oh, sehr gut, danke für den Tipp! > > Von PCBnew in den Schemaeditor geht es leider nicht. Welche Version für welches Betriebssystem hast Du? Ich hatte letztens mal die Entwicklungsversion vom 22. oder 23. Dezember 2010 für Ubuntu 10 unter Debian Squeeze. Da klappte in PCBnew das Nullsetzten des relativen Koordinatensystems nicht. Aber halt nur in PCBnew, sonst überall, auch im Moduleditor. In der Version vom 22.01.2011 (???) für Ubuntu 10 unter Debian Squeeze klappt das alles wieder. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Bernd Wiebus schrieb: > Welche Version für welches Betriebssystem hast Du? Ubuntu 10.03 / KiCad Build: (2010-05-05 BZR 2356)-stable > Version vom 22.01.2011 Wo hast du die hergeholt?
Hallo Uhu. > Ubuntu 10.03 / KiCad Build: (2010-05-05 BZR 2356)-stable > Die Ubuntu 8.10 Version von (2010-05-05 BZR 2356)-stable hab ich auf dem Laptop noch unter Debian Lenny. Allerdings ist mein Laptop so überladen, daß ich vermeide, EEschema und PCBnew gleichzeitig offen zu haben.....darum müsste ich für die angesprochene Problematik erst testen. >> Version vom 22.01.2011 > > Wo hast du die hergeholt? Von der "grenoble site": http://iut-tice.ujf-grenoble.fr/cao/kicad-2011-01-25-BZR2754_RC4a-UBUNTU_10.10_full_with_components_doc.tgz Sorry, ist 25.01.2011 gewesen. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Hallo Uhu. >> Wenn ich in PCBnew ein Pad anclicke, springt der Schemaeditor zum >> entsprechenden Pin. > > Oh, sehr gut, danke für den Tipp! > > Von PCBnew in den Schemaeditor geht es leider nicht. Also in der Version vom 25.01.2011 klappt das auch. Ich habe einmal extra darauf geachtet. Allerdings wird in EEschema nichts "gehighlightet", sondern der Pin wird zentriert, wenn Du in PCBnew das korrespondierende Pad anklickst. Wenn Du "zu weit weg" bist, fällt das nicht auf. In die umgekehrte Richtung, also Pin in EEschema anklicken, führt zum "highlighten" des dazugehörigen "Netztes" mit allen Pads und Verbindungen, sei es als Kupfer oder Luftlinie, in PCBnew. Das gilt aber nicht, wenn am pin noch keine Verbindung hängt. Also für unverbundene Pins nicht. In dem Falle zentriert PCBnew nur auf das korrespondierende Pad, ohne etwas zu "highlighten". Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Bernd Wiebus schrieb: > Also in der Version vom 25.01.2011 klappt das auch. Das kann ich bestätigen. Das kleine Cursor-Kreuzchen ist zu unauffällig. Besser sieht es aus, wenn man im Schaltplan den großen Cursor auswählt - dann ist der betreffende Anschluß nicht mehr zu übersehen.
Hallo Uhu. > Das kann ich bestätigen. Das kleine Cursor-Kreuzchen ist zu unauffällig. > > Besser sieht es aus, wenn man im Schaltplan den großen Cursor auswählt - > dann ist der betreffende Anschluß nicht mehr zu übersehen. Das habe ich schon immer gemacht. Auch früher unter Eagle. ;-) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.