Hallo, ich habe mal eine Frage, die sich auf die Anschluss-Verteilung an
ICs bezieht. Ich meine es schon bei mehreren ICs gesehen zu haben (z.B.
Adresseingänge von großen RAMs), aber da es mir grad eben nochmal beim
PIC32 aufgefallen ist, nehme ich darauf mal Bezug.
DB: http://ww1.microchip.com/downloads/en/DeviceDoc/61156F.pdf
Dort ist auf Seite 12 die Übersicht vom TQFP64 eines PIC32MX6...
Wenn man dort z.B. die Verteilung von den PMA-Pins, also
Parallel-Master-Port-Adress-Leitungen, anguckt, kommt, wenn man mal bei
PIN1 anfängt, PMA5, 4, 3, 2. Dann erstmal ein bisschen Frei, dann kommt
6, dann wieder n bisschen Frei, dann 7, wieder frei, dann 11, 10, 1, 0,
9, 8, frei, 15, 14. Und 14 ist schon gegenüber von 5. Warum ist z.B. 0
und 1 zwischen 9 und 10???
Bei den PORTs sieht es ähnlich aus. Von Pin 39 aus gehend: RC12, RC15,
Vss, RD8, RD9, RD10, RD11, RD0, RC13, RC14.
Warum ist das so ohne Zusammenhang da nebeneinander? Hat das einen
speziellen Sinn? Bei einem Adressbus stelle ich mir alle Leitungen
nebeneinander vor, also 0,1,2...13,14,15. Dann muss ich doch hier
erstmal auf der Platine sortieren, dass die Bits dann geordnet am
anderen IC ankommt. Und in einem IC, dass tausende Transistoren und
Leitungen in sich hat, kann man ja wohl die Pins intern so verschalten
wie man will, somit kann das eigentliche Chipdesign nichts damit zutun
haben.
Wäre um eine Aufklärung sehr dankbar.
> Wäre um eine Aufklärung sehr dankbar.
Mach mal eine Laiterplatte, bei der die Anschlüsse an einem grossem
Stecker alle in der "rictigen" Reihenfolge sind.
Du merkst, daß es mehr Aufwand ist, als wenn man "irgendwie" verdrahten
darf.
So geht es auch den IC-Designern.
JEEIINNN....
Teilweise ist die Absicht eher dass man die Busse verschachteln kann.
Versuch mal JEDEC-EPROMs/RAMs nebeneinanderzusetzen und die Busse
einseitig zu routen. Bei passenden (fortgeschrittenen aber noch
hobbygerechten) Design Rules klappt das; man hat am Ende so wenig
Leitungen die nicht auf eine Layer passen dass man die notfalls auch
handverdrahten kann.
ich schrieb:> Hat das einen speziellen Sinn?
Nicht zuletzt den, daß Kabelbäumchen, Kreuzungen, Schleifen und Knoten
der Bond-Drähte zwischen Kristal und Metall äußerst unbeliebt sind...
;-)
@MaWiN:
Ja schon, nur kann ich mir nicht vorstellen, dass die es hinbekommen
soviele Leitungen und Transistoren (u.A. 512kB Flash -> >4Mio
Flip-Flops) auf so kleine Fläche verdrahtet bekommen, es dann aber (im
Vergleich) bei lächerliche 64 bzw. 100 Drähte zu aufwändig ist,
geschweige denn nicht machbar wäre.
Das ist ja so (quasi rangezoomt), als wenn ich auf einer Europlatine
einen 8poligen DIP habe und am Rand der Platine sind rund rum 8 Stecker
habe, die ich beschalten muss.
@faustian:
Ich stell mir das aber einfacher vor, wenn man das quasi so aufbauen
würde: 0,4,1,5,2,6,3,7... Dann kann man mit 0-3 an die eine Seite vom IC
gehen und mit den anderen zwischen den Beinchen, unterm IC, durch zu den
gegenüberliegenden PINs.
Ist dieses "Chaos" eigentlich "genormt", also haben die meisten IC's,
die man über so einen PMP-Bus ansteuern kann, das gleiche System? Dann
würde man das ja wieder gut verdrahten können. Wobei ich mich dann
frage, warum man das nicht gleich in der Reihenfolge "genormt" hat.
Ich hatte als Theorie noch, dass beim Adressbus (z.B. Grafik-Chip) die
Adresse immer wieder hochgezählt wird und somit jede Leitung einen
Nachbar hätte, der die halbe bzw. doppelte Frequenz hat und sich dass
dann irgendwie stört.
Bei manchen Pinouts muss man sich schon fragen, welcher Sinn dahinter
steckt. Mein persönliches "Lieblingsbeispiel" ist ein ARM von Samsung:
die Jungs haben es geschafft, die zwei Pins, die man für den RTC-Quartz
benötigt auf 2 unterschiedliche Reihen eines BGAs zu legen, aber noch
nichtmal direkt nebeneinander, sondern mit 2 od.3 Spalten dazwischen.
Das ganze im 0.5er Pitch - super.
