Mehr als eine State Machine pro process/architecture

ja prinzipiell ist es möglich mehr als eine FSM in einer architecture zu 
verfassen. Jedoch kann dadurch die gesamte architecture unübersichtlich 
werden da du ja noch die Ausgänge irgendwo berechnen musst und das würde 
ich dann in einer architecture kapseln und die zweite FSM in einer 
anderen Datei mit einer neuen architecture verfassen. Ich frage mich, 
was denn gegen zwei getrente architectures spricht?
Der Codeschnipsel ansich naja - so wirklich hilft dieser nicht weiter um 
die Frage zu verstehen. Im Gegenteil, der Codeschnipsel verwirrt mich 
eher - da ich mich derzeit frage, was du mir damit sagen möchtest. ;)
mfG Björn

leere others ? Was soll das sein?
VHDL oder die Synthese macht nur das was du ihm sagst. Sprich wenn 
state1 = nur X,Y,Z annehmen darf dann kannst du mittels others ein Latch 
vermeiden. Jedoch die Tatsache dass du mehrere States hast, die du pro 
Signal nicht benötigst macht mich Stutzig, weil du dadurch mehr Register 
benötigst. Dies liegt daran, dass du mehr Bits benötigst um die States 
im Signal abzubilden.

Andreas schrieb:
> Ich hab mir überlegt, mit einer State Machine einen Zähler mit einem
> counter_out Ausgang zu generieren,
Jeder Zähler an sich ist eine FSM, die einfach immer in den nächsten 
zustand weiterschaltet...

> den ich dann dann in anderen State Machines verwenden wollte um
> Abhängig davon andere Anweisungen und States zu steuern.
Das hört sich an, wie wenn du irgendwas ganz Normales entweder nur 
umständlich machen willst oder noch nicht ganz verstanden hast...
Denn diese Aussage ist so global, unbestimmt und theoretisch, dass alle 
Antworten von gut bis schlecht, top bis flop, üblich bis hirnrissig ohne 
Einschränkung möglich sind.

Kurz: was willst du denn da tatsächlich machen?