Externe Memory sharing wie möglich?

[Lee (Gast)]

Hallo,
folgende Situation: man hat verschiedene IP-Cores auf einem Xilinx-FPGA 
und möchte, dass jeder dieser Cores Zugriff (schreibend und lesend) auf 
denselben externen Speicher hat. Wie ist das möglich? Ist ein MPMC eine 
mögliche Lösung?

Ich danke Euch für Eure Antworten im Voraus.

Viele Grüße
Lee

[Duke Scarring (Gast)]

Lee schrieb:
> jeder dieser Cores Zugriff (schreibend und lesend) auf
> denselben externen Speicher hat
Gleichzeitig? Mit welcher Bandbreite? Welcher Speichertyp? Wieviele 
Cores?

Duke

[Lee (Gast)]

Hallo Duke,
gleichzeitg muss nicht sein. Aber wenn mögich wärs schön. Der eine 
greift auf Speicherbereich A zu und der andere auf Bereich B bspw. Es 
sollte DDR2/DDR3 sein. Anzahl der möglichen Cores ist nicht festgelegt 
aber ab zwei natürlich. Bandbreite so hoch wie es geht.

Danke.
Lee

[Duke Scarring (Gast)]

Lee schrieb:
> gleichzeitg muss nicht sein. Aber wenn mögich wärs schön.
Das wird nix. Du hast nur einen Kanal zum Speicher. Also muß alles schön 
nacheinander erfolgen.

> Der eine
> greift auf Speicherbereich A zu und der andere auf Bereich B bspw. Es
> sollte DDR2/DDR3 sein.
Bei Xilinx kannst Du für DDR-Speicher den MIG verwenden. Dieser benutzt 
als FPGA-internes Interface asynchrone FIFOs. Wenn Du da fünf 
Lesezugriffe machst, bekommst Du irgendwann ein paar Takte später fünf 
Daten aus dem Speicher. Jetzt mußt Du mit einer internen Logik (z.B. 
FSM) dafür sorgen, daß jeweils nur eine Einheit in den FIFO schreibt und 
das entsprechende Lesedatum erhält.

Falls der Speicher als Bildwiederholspeicher verwendet wird, kann man 
z.B. während der Austastlücken den Schreibzugriff für andere Module 
freigeben.

Duke

[Lee (Gast)]

Bei Xilinx gibt es den sog. Multiport memory controller. Ist er für 
diese Situation geeignet?