Bustreiber vom 8085 low-actice

[Benni (Gast)]

hallo..

ich stell mir grad die frage, warum die beiden Ausgänge /RD(read) und 
/WR(write) am Steuerwerk des MP 8085 low-active sind.
hier mal ein link zum Blockschaltbild
http://upload.wikimedia.org/wikipedia/de/a/a7/Funktions-Schaltbild8085.png

wäre für eine Antwort sehr dankbar!
MfG

[Christian Erker (Gast)]

Viele Prozessoren aus dieser Zeit (AFAIK auch der 8085) wurden in NMOS 
gefertigt. Eine NMOS Stufe besteht aus einem Schaltfet und einem 
weiteren FET, der aber nur als Arbeitswiderstand dient.

http://de.wikipedia.org/wiki/NMOS-Logik

Dies führt dazu, dass der mögkiche "Sink"-Strom deutlich höher als der 
"Source" Strom ist. Es bot sich daher an, Leitungen, an denen sehr viele 
Eingänge liegen low-aktiv zu machen.

Da sich nun die gesamten Peripheriebausteine auf dies eingestellt hatten 
und neue Prozessoren wiederrum auf diese, entstand eine stillschweigende 
Konvention die sich faktisch bis heute gehalten hat, auch wenn es dank 
CMOS seit gut 25-30 Jahren eigentlich egal wäre.

Gruß,
Christian

[Eckhard (Gast)]

Hallo,

das stammt aus TTL Zeiten. Dort haben unbeschaltete Eingänge HIGH Pegel.
Da bedeutet die einzige möglichkeit zuverlässig zu erkennen ob eine 
Signal anliegt ist der LOW Pegel, weil der nur vorkommen kann wenn das 
Signal aktiv runtergezogen wird.


Eckhard

[Frank (Gast)]

Eckhard schrieb:
> Dort haben unbeschaltete Eingänge HIGH Pegel.

Nur, damit keine Gerüchte aufkommen, es ist ein undefinierter Pegel; 
weder 'low' noch 'high' aber sehr empfänglich für Störimpulse.
Daher dürfen TTL-Eingänge niemals offen gelassen werden!