Gast
#2133565
Ich habe folgenden VHDL Code vorliegen, der mir Probleme bereitet:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
12 | |
13 | |
14 | |
15 | |
16 | |
17 | |
18 | |
19 | |
20 | |
21 | |
22 | |
23 | |
24 | |
25 | |
26 | |
27 | |
28 | |
29 | |
Ich habe zunächst versucht eine Wahrheitstabelle zu erstellen. EIngangswerte sind i1, i2 und ic. Ausgänge sind o1 und oc. Bei der Erstellung der Wahrheitstabelle habe ich so meine zweifel ob dies so richtig ist. i1 i2 ic o1 oc 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 Wenn ich nun das KV Diagramm verwende, komme ich nicht of die obigen Gleichungen. Was mache ich falsch ? Vielleicht ist die Wahrheitstabelle von mir auch falsch. Für jeden Rat bin ich sehr dankbar. Bye