Brett vorm Kopf oder kniffliges Problem

Hallo,

folgende Situation, zu Testzwecken wird an verschiedene Eingänge am 
FPGA(immer jeweils 4 von insgesamt 8) ein sich änderndes Signal 
angelegt. Dabei schaltet das erste mit 8 Hz, das zweite mit 4, dann 2 
und 1 Hz.
Am FPGA liegt keinerlei Clock an.
Ich möchte nun eine Art automatische Umschaltung in der Form, dass wenn 
ich die Signale an die Eingänge 0-3 anlege, diese an den Ausgängen 0-3 
wieder rauskommen, lege ich die Signale jedoch an 4-7 an, sollen sie 
ebenfalls an 0-3 rauskommen.
Eine getaktete Lösung fällt mir nicht ein, da das einzige Signal, was 
ich als Clock verwenden könnte, das schnellste der 4 Testsignale wäre, 
aber dieses ist ja immer nur da, wenn es eben auch anliegt, und eine 
Konstruktion in der Form

if (rising_edge(signal_a) then
bla
elsif (rising_edge(signal_b) then
blu
end if;

ist natürlich nicht möglich.
Aber auch ungetaktet will mir da gerade nichts einfallen.
Will ich etwas unmögliches? Oder sehe ich den Wald vor Bäumen nicht?
In jedem Fall, danke für jeden Tipp!