Brett vorm Kopf oder kniffliges Problem

[Dicke F. (dickefinger)]

Hallo,

folgende Situation, zu Testzwecken wird an verschiedene Eingänge am 
FPGA(immer jeweils 4 von insgesamt 8) ein sich änderndes Signal 
angelegt. Dabei schaltet das erste mit 8 Hz, das zweite mit 4, dann 2 
und 1 Hz.
Am FPGA liegt keinerlei Clock an.
Ich möchte nun eine Art automatische Umschaltung in der Form, dass wenn 
ich die Signale an die Eingänge 0-3 anlege, diese an den Ausgängen 0-3 
wieder rauskommen, lege ich die Signale jedoch an 4-7 an, sollen sie 
ebenfalls an 0-3 rauskommen.
Eine getaktete Lösung fällt mir nicht ein, da das einzige Signal, was 
ich als Clock verwenden könnte, das schnellste der 4 Testsignale wäre, 
aber dieses ist ja immer nur da, wenn es eben auch anliegt, und eine 
Konstruktion in der Form

if (rising_edge(signal_a) then
bla
elsif (rising_edge(signal_b) then
blu
end if;

ist natürlich nicht möglich.
Aber auch ungetaktet will mir da gerade nichts einfallen.
Will ich etwas unmögliches? Oder sehe ich den Wald vor Bäumen nicht?
In jedem Fall, danke für jeden Tipp!

[NopNop (Gast)]

OR-Verknüpfung?

[Floh (Gast)]

Dicke Finger schrieb:
> Ich möchte nun eine Art automatische Umschaltung in der Form, dass wenn
> ich die Signale an die Eingänge 0-3 anlege, diese an den Ausgängen 0-3
> wieder rauskommen, lege ich die Signale jedoch an 4-7 an, sollen sie
> ebenfalls an 0-3 rauskommen.

Wie entscheidest du, welche Eingänge aktiv sind?

[Dicke F. (dickefinger)]

Die Entscheidung fällt physikalisch über einen Stecker, der entweder an 
die Eingänge 0-3 oder 4-7 gesteckt wird.

@OR: Kann ich mich drauf verlassen, dass die Eingangssignale nach dem 
Rausziehen des Steckers wieder auf 0 fallen?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Dicke Finger schrieb:
> Kann ich mich drauf verlassen, dass die Eingangssignale nach dem
> Rausziehen des Steckers wieder auf 0 fallen?
Konfiguriere einen Pulldown in den Eingang.
Oder einen Pullup und nimm eine UND-Verknüfpung...
Oder bastel die Widerstände extern ran.

[Dicke F. (dickefinger)]

Okay, ich konnte sie AND-verknüpfen, da da noch ein Wandler 
dazwischensteckt, der High-Pegel ausgibt, wenn nichts dransteckt.
Vielen Dank für eure Hilfe.

[Jan S. (jan_s)]

Frage am Rande, ist da ein FPGA nicht overkill? Erledigt er noch mehr 
als diese Funktion?

[Dicke F. (dickefinger)]

Ja, das ist nur eine kleine Testversion für die Inbetriebnahme und 
Qualitätssicherung.
Die eigentlichen Aufgaben sind etwas größer und einem FPGA angemessen ;)