Marco schrieb:
> Z.B. Eine Adressierung die mit 6 Bit auskommt, auf 8 Bit zu erhöhen.
> Und dann mit dem nächsten Element des Protokolls weiter zu machen.
>
> Grund laut Erklärung: nicht FPGA oder CPLD Baustein können mit
> Byte-Größen besser umgehen.
Das entspricht aber genau dem "Padding". Man füllt Datenelemente mit
Dummy-Bits bzw. Bytes, um das natürliche "Alignment" der CPU bzw. des
Runtime-Systems optimal zu nutzen. Damit wird ein Programm/Protokoll
nicht nur portabler, sondern i.a. auch schneller, da es dann mit den
"natürlichen" Bit-/Byte-Grenzen der eingesetzten CPU arbeitet.
Google mal nach
alignment padding
und Du wirst hunderte Links finden, die genau das beschreiben, was Du
hier auszudrücken versuchst.
EDIT:
Dann gibt es noch das sog. "Byte-Ordering", welches beschreibt, ob die
CPU die höherwertigen Bits-/Bytes "links-" oder "rechts-herum"
speichert. Hier sind dann die Stichwörter "Little-Endian" und
"Big-Endian" wichtig. Diese haben aber eher Relevanz bei der
Implementierung von Kommunikationsprotokollen, die auch
plattform-übergreifend funktionieren - also portabel - sein sollen (z.B.
TCP/IP!). Weniger haben sie Bedeutung bei der Verbesserung der
Verarbeitungsgeschwindigkeit.
Gruß,
Frank