Hallo, warum mach man so ein Muster auf eine Platine? http://www.telemotorix.de/DiffAmp-Leiterplatte_Top.JPG aus http://www.telemotorix.de/html/differenz_tastkopf.html Grüße Kim
Dies wurde wohl gemacht, um Streukapazitäten in der Nähe des Diff-Amps zu vermeiden. -> höhere Bandbreite / bessere Stabilität
Kim schrieb: > warum mach man so ein Muster auf eine Platine? Hallo, in dem Fall ist das völlig überflüssig. Die elektrischen Werte wären bei einer durchgehenden Massefläche praktisch gleich. Es wurde früher manchmal behauptet, ein Gitter hätte eine geringere Induktivität und damit einen geringeren Wechselstromwiderstand bei hohen Frequenzen als eine massive Fläche, aber das ist schlicht falsch. Auch die kapazitive Belastung der Schaltung auf der anderen Seite der Leiterplatte wird nicht merklich geringer. Zugegeben: es sieht professionell aus. Gruss Reinhard
Reinhard Kern schrieb: > Die elektrischen Werte wären bei einer durchgehenden Massefläche > praktisch gleich. > es sieht professionell aus. Aber nur für absolute Laien ! Zu allem Überfluss ist es auch noch Beweis für Dummheit, wenn man so mit seinem Ätzbad rumschludert und mehr Kupfer wegätzt, als nötig. Es grüßt RainerK
Die Kapazitaet der gegitterten Seite ist massiv geringer. Ich verwend das auch fuer einen kapazitaetsarmen Schirm
Ich mache das auch, aber deshalb, um beim Herstellen der Platine mit der Tonermethode gute Ergebnisse zu bekommen. Es ist einfacher, als eine kompakte Tonerfläche auf die Platine zu kriegen. MfG Paul
Sept Oschi schrieb: > Die Kapazitaet der gegitterten Seite ist massiv geringer. Nenn doch mal Plattengröße und die Kapazitäten im Vergleich. Ich bin gespannt.
Loonix schrieb: > Sept Oschi schrieb: >> Die Kapazitaet der gegitterten Seite ist massiv geringer. > > Nenn doch mal Plattengröße und die Kapazitäten im Vergleich. Ich bin > gespannt. Ich meine mal, dass
Durch das Gitter wird A, also auch C kleiner.
Hallo, solche Masseflächen werden z.B. verwendet wenn man schirmen will, aber keine großen Kapazitäten mit der Fläche erzeugen will. Dies ist wichtig wenn man z.B. mit einem Cypress PSOC kapazitive Tasten auf einer Platine verwirklicht. Die Rückseite der Platine sollte dann ein mit Masse verbundenes Gittergeflecht haben um zu schirmen, aber die Tastenflächen kapazitiv nicht zu stark beeinflussen.
Unser Leiterplattenlieferant besetzt die freien Bereiche zwischen den Leiterplatten mit kleinen Kupferpunkten. Er sagte mal sinngemäß '...das schafft gleichförmigere Verhältnisse beim Ätzen...'. Er wird schon seinen Grund haben :-)
Die sind nur da, um von der nicht ansehlichen Platine abzulenken...
Nabend, unser CAD-Layouter hat sich mal den Spaß erlaubt, solche Masseflächen mit Blumenmuster zu verzieren löl - Ja, er arbeitet immer noch bei uns und macht auch sonst eine hervorragende Arbeit. Beste Grüße, Marek
Es ist schon etwas komplzierter wie C = epsilon * A / d Diese Plattenkondensatorformel gilt fuer ein paralelles Feld senkrecht durch ein Dielektrikum. Das ist bei einem Gittermuster nicht mehr gegeben. Im Prinzip muss man ueber das Vektor Feld integrieren. Mir scheint die mittlere Feldstaerken nehmen ab und damit auch die gespeicherte Energie. Und damit auch die Kapazitaet.
Ich kenn das noch aus der Zeit der Wellenlötbäder. Wurde gemacht, um weniger thermischen Stress beim Löten zu bekommen (die Platinen bogen sich z.T. gewaltig, wenn da eine durchgehende Massefläche war). Elektrisch machte es (zumindest mit damaligen Messverfahren und Anforderungen) keinen Unterschied.
Im HF Bereich macht man das wegen den parasitären Kapazitäten ...
Sehe ich da lauter kalte Lötstellen (C4, C8, C11, C15, ...) oder ist das irgendwie schlecht beleuchtet und fotografiert? Warum ist da überall so viel Lot?
Luk4s K. schrieb: > Ich meine mal, dass Durch das Gitter wird A, also auch C kleiner. Ganz toll, deine Sensoren für Ironie scheinen irgendwie defekt zu sein. Jetzt erklär mir bitte welche relevanten Kapazitäts-Unterschiede noch bei einer Plattengröße 20x20mm feststellbar sind. Ich meine Werte, keine Formeln du Schlauberger.
Man macht das, um mechanische Spannungen beim Loeten zu verringern. Kupfer und Substrat haben unterschiedliche Ausdehnungskoeffizienten, und das kann bei grossen Flaechen zum Verzug der Platine fuehren. Davon sind allerdings hauptsaechloch einseitige Hartpapierplatten betroffen.
coolcoker schrieb: > Unser Leiterplattenlieferant besetzt die freien Bereiche zwischen den > > Leiterplatten mit kleinen Kupferpunkten. Er sagte mal sinngemäß '...das > > schafft gleichförmigere Verhältnisse beim Ätzen...'. Er wird schon > > seinen Grund haben :-) Die machen das oft. Mir wurde als Hauptgrund dafür aber nicht das Ätzen genannt, sondern das Verkleben. Wenn links 'ne Fläche ist und rechts gar nichts, muss man riesig viel Hartz rechts reinschmieren, um das Loch zu füllen. Für aussenlagen haben sie auch einen Grund genannt.... Wenn ich mich recht erinnere, hatte das mit der Galvanisierung zu tun, weiss aber nicht mehr genau, was das hätte sein können.
Simon schrob: >Wenn links 'ne Fläche ist und rechts gar >nichts, muss man riesig viel Hartz rechts reinschmieren, um das Loch zu >füllen. Nein!! Hartz und schmieren passt zusammen wie Harz und kleben. ;-) MfG Paul
Kennt jemand ein Simulationsprogramm, mit dem man das mal simulieren kannn? Das würde einiges an Klarheit bringen.
Ich kenn solche Gitter auch vom Cypress PSoC mit Touch. Da gibts ne Applikation Note in der drinnsteht man soll das machen. An den Zweck kann ich mich nicht mehr erinnern, aber damals hab ich um die Leiterplatten Touch-Felder auch so ein Gitter gemacht. Vielleicht hat jemand Zeit nochmal nach der AN zu schauen Gruß und schönes WE
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.