DDR3 Modell in VHDL

[Matthias (Gast)]

Hallo,

ich bin gottseidank noch nicht in der Situation, ein Design mit DDR3 zu 
erstellen, aber mit Blick auf die Zukunft frag ich mich: Wirds da 
überhaupt jemals Speichermodelle in VHDL geben oder kann man sich gleich 
das Geld für die Verilog-Lizenz beiseite legen?

Und ist das nicht ein Zeichen für den langsamen Tod der Sprache, wenn es 
für so einen grundlegenden Baustein wie aktuelles DRAM kein 
Simulationsmodell gibt?

lg
Matthias

[user (Gast)]

also ich kann diese Seite empfehlen:

http://www.FreeModelFoundry.com

da gibt es auch DDR3 Modelle z.B.

http://freemodelfoundry.com/fmf_models/ram/edj1304ba.vhd

[Joe (Gast)]

Spätestens wenn du den DDR3-Controller-IP-Core simulieren möchtest, 
brauchst Du eh eine Mixed-Mode-Simulationslizenz ;-)

VG, Joe

[Matthias (Gast)]

@user: FMF kenn und nutz ich, das DDR3 Modell hab ich aber übersehen. 
Und ich habe gerade ca 10 Arbeitsstunden herumbasteln mit DDR2 Modellen 
von FMF hinter mir, weil es nicht auf Anhieb geklappt hat. Inzwischen 
würde ich mich ja schon fast als DRAM Experten bezeichnen, nachdem ich 
schon früher in einem DDR2 Modell von Hynix herumpfuschen musste, damit 
es nicht aufgrund von logischen Inkompatibilitäten nicht funzt (das 
Modell will zb '0'->'1' Flanken, das Xilinx Modell inklusive wiredelay 
erzeugt '0'->'Z'->'1' Sequenzen ... da hab ich damals echt gebraucht, 
bis ich das identifiziert hatte). Da alles in HW stabil läuft gehe ich 
davon aus, dass ich das richtig gemacht habe, aber es ist PITA und die 
Wirtschaftlichkeit kann es wohl auch nicht sein. Mein Traum wäre, dass 
der Hersteller eines Core auch ein funktionierendes Modell für 
funktionale Simulation mitliefert. Und zwar nicht nur in Verilog.

@Joe: Na dann ist ja eh alles klar. Aber nach meinen bisherigen 
Erfahrungen mit den Modellen werde ich mir jetzt wohl Verilog aneignen 
müssen.

lg
Matthias

[Thomas (Gast)]

Von Micron gibt es eine Reihe von Modellen, die aber auch nur in V 
geschrieben sind. Diese muss man wrappen. Xilinx liefert die im CoreGen 
gleich mit. Leider funktioniert die Simulation aber nicht

[TittiKlopper (Gast)]

Was bedeutet "Die Simulation funktioniert nicht" ?

[Rudolph (Gast)]

Thomas schrieb:
> Von Micron gibt es eine Reihe von Modellen, die aber auch nur in V
> geschrieben sind. Diese muss man wrappen.

Nein, muss man nicht. ISIM kann ohne Probleme  Verilog-Modelle in 
VHDL-Designs einbinden.

Thomas schrieb:
> Leider funktioniert die Simulation aber nicht

Doch, tut sie. MIG-Design erstellen, isim.bat im Verzeichnis 
\example_design\sim\functional starten, läuft.

[Berndt Eggebrecht (Gast)]

Rudolph schrieb:
> ISIM kann ohne Probleme  Verilog-Modelle in
>
> VHDL-Designs einbinden.

Geht das mit dem freien ISIM oder benötigt man dafür die Kaufversion?

[Rudolph (Gast)]

Die einzige Einschränkung die mir bekannt ist, ist das "ISim Lite" ab 
50.000 Codezeilen die Geschwindigkeit drosselt (so wie es Modelsim auch 
macht). Mixed Mode kann es AFAIK trotzdem.