Bit-Sequenz schicken

[Kalle (Gast)]

Hallo,

ich fange grad mit VHDL an und wuerde gerne wissen wie man intelligent 
eine folge von Bits über eine serielle Datenleitung schicken kann.

Beispiel: Ich möchte die Sequenz "101000100010" schicken.
Ich weiss nur wie das mit einen counter und einer state maschine machen 
kann.

architecture Beispiel of test is

Signal Bit_folge: std_logic_vector(11 downto 0) := "101000100010";
Signal Counter: unsigned(4 downto 0);

process(clk, senden)
begin
if senden = '0' then

counter <= (others => '0');

elsif rising_edge(clk) then

if counter = 12 then
senden = '0';
else
DatenLeitung <= Bit_folge(to_integer(counter));
counter <= counter + 1;
end if;


end if;
end process;

end Beispiel;


Das muss doch besser gehen.
Vielen Dank fuer eure Hilfe...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Kalle schrieb:
> wie man intelligent
> eine folge von Bits über eine serielle Datenleitung schicken kann.
Nimm ein Schieberegister. So wie hier beim SPI z.B.:
http://www.lothar-miller.de/s9y/categories/45-SPI-Master
Und der ganze Trick spielt sich hier ab:

  ---- Sendeschieberegister -------
  process begin 
     wait until rising_edge(CLK);
       :
       tx_reg <= tx_reg(tx_reg'left-1 downto 0) & tx_reg(0); -- Schieberegister
       :
  end process;   

  MOSI    <= tx_reg(tx_reg'left);  -- Ausgang, linkes Bit MSB voran