Gast
#2279805
Bei FPGAs wird eine digital up conversion durch Einfügen von Nullen und eine down conversion durch Weglassen von Samples realisiert, was ich aus Signalverarbeitungssicht akzeptiere, wenn auch nicht ganz verstehe. Was mich jetzt ein bischen fuchst, ist die Filterung: Mass man dann nicht sehr genau und hochauflösend filtern, um daraus ein kontinuierliches Signal liefern zu können, dass wieder höher abgetastet werden kann? Oder reicht es, nur die Datenpunkte zu transportieren und der (falsche) Rest dazwischen interessiert nicht? Nehmen wir z.b folgenden Datentrom, der um den Faktor 5 hochgesetzt werden soll: Die Werte 50,100,150,100,50 gelangen vor der Filterung zu 50,0,0,0,0,100,0,0,0,0,150,0,0,0,0,100,0,0,0,0,50,0,0,0, ... Erwarten würde ich sowas: 50,60,70,80,90,100,110,120,130,140,150,140 ,,, oder so ähnlich ... Umgekehrt entstehen bei der DDC grössere Treppen und damit mehr Alias. Wie wird das berücksichtigt? ?