unerklärliche Fehlermeldung

[MelonWars (Gast)]

Hallo Leute!

Ich hab ein einfaches VHDL Progrämmchen geschrieben, ein Inverter, und 
dazu eine Testbench. So, Modelsim will aber nicht so richtig .... Also 
hier mal mein Code:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use work.all;

entity inverter is 
port (
  input: in std_ulogic;
  output: out std_ulogic;
  clock_i: in std_ulogic;
  reset_i: in std_ulogic);
end inverter;

architecture behav of inverter is 
begin
  
  cr: process(reset_i,clock_i) is
  if reset_i='1' then 
    output<= '0';
  elsif rising_edge(clock_i) then 
    output<= next_output;
  end if;
end process cr;

  op: process(input)is
  next_output<= not input; 
  end process op;
  
end architecture;

Nun, alles schön und gut.... kompiliere ich aber nun die TB findet er 
einen merkwürdigen Fehler:

Unknown identifier "clock_i".

Unknown identifier "reset_i".

Dieser Fehler tritt lt. Modelsim durch das Mapping auf

Mapping: entity inverter(behav)
port map (input => input_tb,
          output => output_tb,
          clock_i => clock_tb,
          reset_i => reset_tb);

Nur ich kann ihn nicht sehen.....
Vielen Dank für jeden Tipp

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

MelonWars schrieb:
> kompiliere ich aber nun die TB findet er einen merkwürdigen Fehler:
Zeig doch mal die TB...
Am besten als Anhang (mit Endung *.vhd) an.

Ich könnte mir auch vorstellen, dass irgendwas mit deinem 
Modelsim-Porjekt nicht stimmt...

[MelonWars (Gast)]

Also im Anhang findest du die TB.... vielen Dank

[MelonWars (Gast)]

Ich habe den Fehler jetzt gefunden.... Es lag wirklich am Projekt 
selbst, bzw. an einem typischen Beginner-Fehler. Ich muss ja jedes .vhd 
file extra komplieren!

Gibt es dazu vielleicht eine Möglichkeit dieses extra Kompilieren zu 
optimieren.... wie zum Beispiel durch eine Befehlsreihe im Terminal?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

MelonWars schrieb:
> Gibt es dazu vielleicht eine Möglichkeit dieses extra Kompilieren zu
> optimieren....
Schreib dir einen Script (einfach die Zeilen aus dem 
Kommandozeilenfenster in eine Datei kopieren) und führe den mit do 
aus...

[Duke Scarring (Gast)]

MelonWars schrieb:
> wie zum Beispiel durch eine Befehlsreihe im Terminal?
So z.B.:

# Xilinx WebPack modelsim script
#
# 
# cd C:/workspace/zpu/zpu/hdl/example
# do simzpu_small.do

set BreakOnAssertion 1
vlib work

vcom -93 -explicit  zpu_config.vhd
vcom -93 -explicit  ../zpu4/core/zpupkg.vhd
vcom -93 -explicit  ../zpu4/src/txt_util.vhd
vcom -93 -explicit  sim_small_fpga_top_noint.vhd
vcom -93 -explicit  ../zpu4/core/zpu_core_small.vhd
vcom -93 -explicit  helloworld.vhd
vcom -93 -explicit  ../zpu4/src/timer.vhd
vcom -93 -explicit  ../zpu4/src/io.vhd
vcom -93 -explicit  ../zpu4/src/trace.vhd

# run ZPU
vsim fpga_top
view wave
add wave -recursive fpga_top/zpu/*
#add wave -recursive fpga_top/*
view structure
#view signals

# Enough to run tiny programs
run 10 ms

Duke