Was ist ein GROUND SLUG?

Das ist das Pad unterm Chip zur besseren Wärmeableitung. Oft liegt es 
hart an GND, manchmal (wohl hier auch) ist es nur das Substrat, d.h. 
erstmal potentiallos. Aber das an irgendwas anderes als an GND hängen zu 
wollen, wäre ohnehin komisch.

Also, zum Verständnis der Angelegenheit: Auf dem Spartan3AN Kit ist ein 
ADC drauf, der Spannungen zwischen 0.4V und 2.9V in 14-bit 
2er-Komplementen Darstellung wandelt. Das ergibt sich so, weil er auf 
1.65V referenziert ist und dann Auslenkungen von ±1.25V akzeptiert, also 
2.5V Bereich beginnend bei 0.4V.
Ich habe nun ca. 100 Potis über mehrere Multiplexer an den ADC 
angeschlossen. Die sollen alle reihum "gelesen" werden. Die Potis werden 
nun mit 2.5V gespeist, und da ich damit möglichst ohne Umwege an den ADC 
will ist mein erster Gedanke gewesen: Ich lege das GND-Potenzial des 
Boards mit ADC auf -0.4V (nicht +0.4V, ich korrigiere mich) und zwar NUR 
RELATIV zum Poti GND, der ja erstmal unabhängig zum GND des Boards ist.
Es handelt sich also nur um einen DC-Vesatz zwischen den beiden Massen. 
Und da die Potis von Einem und das Board von einem anderen Netzteil 
gespeist werden, müsste man das doch so machen können, oder nicht?
Olaf

Olaf Hilgenfeld schrieb:
> GND to GND SLUG ± 0.3V

Das deutet drauf hin, das die beiden über antiparallele Dioden verbunden 
sind. Eine davon fängt bei Überschreitung der 0.3 V an zu leiten.
Mach dir lieber Gedanken über ein anständiges Analog Frontend.

Es ist doch wirklich kein Problem, mit einem Opamp 0.4V abzuziehen.

Das versuche ich ja gerade...
Das Netzteil des Boards liefert ja nur GND und +5V, sonst nichts 
(standard Stecker-Netzteil). Und diese Potenzialdifferenz hängt ja nun 
quasi in der Luft (galvanische Trennung). Ich messe zumindest von den 
+5V eines anderen Netzteils zu keinem der beiden Pole irgendeine 
Spannung.
Normalerweise würde man ja die GND-Potenziale beider Netzteile 
niederohmig miteinander verbinden. Ich aber hätte gern den Offset von 
-0.4V zwischen den beiden GNDs. Ich nehme da ein Trimpoti her, stelle 
-0.4V ein, puffere das über einen Impedanzwandler und verbinde dessen 
Ausgang (-0.4V, niederohmig) mit dem GND des FPGA Boards. Ist das denn 
ungewöhnlich oder problemträchtig?
Danke, Olaf.

Mein letzter Beitrag war übrigens die Antwort auf die Anmerkung mit dem 
analogen Frontend von "Tip" und nicht auf das mit der Diode von Roland. 
Dieses Dioden-workaround würde bedeuten, dass ich im FPGA erstmal den 
Poti-Input skalieren muss um normalisierte Werte zu haben - will ich 
nicht, so elegant das auch ist, mit der Diode.
Was Georg meint, ist das, was ich schon mache, nämlich den Offset mit 
einem OP-Amp herstellen. Die Frage ist nur, ob ich dadurch zum GND SLUG 
irgendeine Potenzialdifferenz erzeuge. So wie ich Georg verstehe (GND 
SLUG potenziallos, also wohl "not connected"), besteht diese Gefahr 
nicht, da ich den GND SLUG eh nicht anfasse. Korrigiert mich bitte, wenn 
nötig.
Olaf

Ich glaub, ich denk nochmal in Ruhe nach....
Danke erstmal, Olaf