Hallo, der Betreff sagt es schon... Der Hintergrund dazu: Ich habe hier die "absolute maximum ratings" eines LP3906 Gleichspannungsreglers vor mir, und da steht: GND to GND SLUG ± 0.3V Relevanz: Ich will die Masse eines FPGA-Boards (mit diesem Spannungsregler) auf +0.4V legen und komme jetzt ins Grübeln... Wer weiß was dazu? Vielen Dank, Olaf.
Das ist das Pad unterm Chip zur besseren Wärmeableitung. Oft liegt es hart an GND, manchmal (wohl hier auch) ist es nur das Substrat, d.h. erstmal potentiallos. Aber das an irgendwas anderes als an GND hängen zu wollen, wäre ohnehin komisch.
Olaf Hilgenfeld schrieb: > Ich will die Masse eines FPGA-Boards (mit diesem > Spannungsregler) auf +0.4V legen und komme jetzt ins Grübeln... Ja, ich auch. Wozu soll denn die Masse auf 0.4V gelegt werden? Ich würde sagen, du wirst mit diesem Konzept noch einige Probleme bekommen...
Also, zum Verständnis der Angelegenheit: Auf dem Spartan3AN Kit ist ein ADC drauf, der Spannungen zwischen 0.4V und 2.9V in 14-bit 2er-Komplementen Darstellung wandelt. Das ergibt sich so, weil er auf 1.65V referenziert ist und dann Auslenkungen von ±1.25V akzeptiert, also 2.5V Bereich beginnend bei 0.4V. Ich habe nun ca. 100 Potis über mehrere Multiplexer an den ADC angeschlossen. Die sollen alle reihum "gelesen" werden. Die Potis werden nun mit 2.5V gespeist, und da ich damit möglichst ohne Umwege an den ADC will ist mein erster Gedanke gewesen: Ich lege das GND-Potenzial des Boards mit ADC auf -0.4V (nicht +0.4V, ich korrigiere mich) und zwar NUR RELATIV zum Poti GND, der ja erstmal unabhängig zum GND des Boards ist. Es handelt sich also nur um einen DC-Vesatz zwischen den beiden Massen. Und da die Potis von Einem und das Board von einem anderen Netzteil gespeist werden, müsste man das doch so machen können, oder nicht? Olaf
Olaf Hilgenfeld schrieb: > GND to GND SLUG ± 0.3V Das deutet drauf hin, das die beiden über antiparallele Dioden verbunden sind. Eine davon fängt bei Überschreitung der 0.3 V an zu leiten. Mach dir lieber Gedanken über ein anständiges Analog Frontend.
Bau in die GND-Leitung der Potis eine Diode ein. dann liefern die dir eine Spannung von 0,7 - 2,5V. Die volle 14 Bit Auflösung brauchst du sowieso nicht. Wenn du in deinem Multiplexer noch 2 Eingänge frei hast, würde ich die auf 0,7V und 2,5V legen, so kannst du Temperaturdrifts von der Diode / Speisung herausrechnen Gruß Roland
Das versuche ich ja gerade... Das Netzteil des Boards liefert ja nur GND und +5V, sonst nichts (standard Stecker-Netzteil). Und diese Potenzialdifferenz hängt ja nun quasi in der Luft (galvanische Trennung). Ich messe zumindest von den +5V eines anderen Netzteils zu keinem der beiden Pole irgendeine Spannung. Normalerweise würde man ja die GND-Potenziale beider Netzteile niederohmig miteinander verbinden. Ich aber hätte gern den Offset von -0.4V zwischen den beiden GNDs. Ich nehme da ein Trimpoti her, stelle -0.4V ein, puffere das über einen Impedanzwandler und verbinde dessen Ausgang (-0.4V, niederohmig) mit dem GND des FPGA Boards. Ist das denn ungewöhnlich oder problemträchtig? Danke, Olaf.
Warum hängen die Potis an 2,5V? Mach doch 2,9V draus und häng vor jedes noch einen Widerstand, um die unteren Einstellbereich auf +0,4V zu begrenzen.
Mein letzter Beitrag war übrigens die Antwort auf die Anmerkung mit dem analogen Frontend von "Tip" und nicht auf das mit der Diode von Roland. Dieses Dioden-workaround würde bedeuten, dass ich im FPGA erstmal den Poti-Input skalieren muss um normalisierte Werte zu haben - will ich nicht, so elegant das auch ist, mit der Diode. Was Georg meint, ist das, was ich schon mache, nämlich den Offset mit einem OP-Amp herstellen. Die Frage ist nur, ob ich dadurch zum GND SLUG irgendeine Potenzialdifferenz erzeuge. So wie ich Georg verstehe (GND SLUG potenziallos, also wohl "not connected"), besteht diese Gefahr nicht, da ich den GND SLUG eh nicht anfasse. Korrigiert mich bitte, wenn nötig. Olaf
Olaf Hilgenfeld schrieb: > Ich nehme da ein Trimpoti her, stelle -0.4V ein, puffere das über > einen Impedanzwandler und verbinde dessen Ausgang (-0.4V, niederohmig) > mit dem GND des FPGA Boards. Das ist nur eine längere Schreibweise für Murks. > Ist das denn ungewöhnlich Ja. > oder problemträchtig? Ja. Was, wenn da mal ein ANDERER an deiner Trickschaltung messen will, und die eine Masseklemme vom Oszi an die eine "Masse", sowie die andere Masseklemme an die andere "Masse" klemmt? Der wird erst mal einen halben Tag nach dem Fehler suchen, und dann sein ganzes Schimpfwörterbuch dem Designer dieser Schaltung zukommen lassen. Oder was, wenn da mal einer die Schaltung erweitern soll?
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.