Vergleich von Routing Architekturen

Hi,

Lothar Miller schrieb:
> Was ist ein Channel?
> Was erwartest du dir von solchen Zahlen?
> Was hilft es, wenn ein Hersteller doppelt so viele Ressourcen hat, die
> Toolchain aber bei der Hälft kapituliert?

Mit "Channel" meine ich die horizontalen/vertikalen Routing Kanäle an 
denen die einzelnen Logikblöcke "hängen".

Meine Vorgesetzte und ich arbeiten momentan an einem Paper zu FPGA 
Routing. Die Werte benötige ich als Referenz.

Grüße
Chris

Chris schrieb:
> Hi,
>
> Lothar Miller schrieb:
>> Was ist ein Channel?
>> Was erwartest du dir von solchen Zahlen?
>> Was hilft es, wenn ein Hersteller doppelt so viele Ressourcen hat, die
>> Toolchain aber bei der Hälft kapituliert?
>
> Mit "Channel" meine ich die horizontalen/vertikalen Routing Kanäle an
> denen die einzelnen Logikblöcke "hängen".
>
> Meine Vorgesetzte und ich arbeiten momentan an einem Paper zu FPGA
> Routing. Die Werte benötige ich als Referenz.

Jeder FPGA-hersteller hat da so seine eigene Terminologie, horizontal 
und vertical channels werden m.E. so bei Altera gennannt, anderortens 
spricht man dann von long oder half lines. Gelegentlich ist das routing 
nicht allein in hor. und vertikale Kanale (rechtwinkliges 
Maschengitter)organisiert, sondern auch in lokale Knoten/Sterne/Hubs 
(die jeweils bspw 9 benachtbarte Logikelemente verbindet. Und das 
Routing für den Takt unterscheidet sich erheblich von dem der Signale 
(balanced clock tree für geringen skew). Vorschlag: Starte in Xilinx den 
FPGA editor (Altera: chipview(?)), lad ein Reference design und schau 
dir das routing  (meist rote linien) und die verfügbaren Kanäle (meist 
grau) an.

MfG,