Simulation eines MIG Core mit iSim

learner Gast #2387359
Lesenswert?
• ▲
▼ 
Hallo,
ich versuche momentan ein MIG Core mit iSim zu Simulieren, der mit Hilfe 
des CoreGenerators von ISE 13.2 generiert wurde. Dieser Core soll später 
den DDR3 Ram auf dem ML605 ansteueren. Doch bevor ich zur implementation 
komme wollte ich die Funktionsweise des generierten Core simulieren um 
diesen besser zu verstehen. Dazu habe ich den generierten Core genommen 
und eine Testbench programmiert, welche die Inputs des Core versorgt.
Mein Probelm ist nun das ich nicht so recht weiß wie ich den Core 
stimulieren soll das am Physical Interface, d.h der Schnittstelle zum 
DDR3 sich etwas tut.
Aus dem Manuel von Xilinx „ug406“ ist ersichtlich das ich erst Daten in 
den RAM Schreiben kann wenn das Signal „phy_init_done“ auf 1 geht. Nach 
dem Reset des Core bleibt „phy_init_done“ allerdings auf Null. Somit 
kann ich auch keine Daten Schreiben.

Wäre also Dankbar um jegliche Hilfe, bzw. jemanden der mir sagen kann ob 
das so überhaupt geht oder ob ich einen Denkfehler habe.
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
learner Gast #2387407
Lesenswert?
• ▲
▼ 
Hab mir mal die Simulation angeschaut die im "example_design" des Core 
bereitgestellt wird. Dort hatt ich schon gesehen das das Signal relativ 
lange braucht.

Als DDR Modell hatte ich das Modell aus dem Simulationsordner unter 
"user_design" genommen. Hatt aber auch nicht die gewünschten Ergebnisse.

Ist dieses DDR Modell überhaut wichtig? Da das "phy_init_done" Signal 
doch von dem Core aus kommt.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Duke Scarring Gast #2392875
Lesenswert?
• ▲
▼ 
learner schrieb:
> Als DDR Modell hatte ich das Modell aus dem Simulationsordner unter
> "user_design" genommen. Hatt aber auch nicht die gewünschten Ergebnisse.
Welche Ergebnisse hättest Du Dir denn gewünscht?

> Ist dieses DDR Modell überhaut wichtig? Da das "phy_init_done" Signal
> doch von dem Core aus kommt.
Ja. Dieses Modell ist wichtig, da der Core den Abtastzeitpunkt auf das 
Auge trainiert. Wenn nur 'U' zurückkommt, kann er auch kein Auge finden.

Duke
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thomas Gast #2689384
Lesenswert?
• ▲
▼ 
Eine bescheidene Frage: Welche Zufälligkeit oder was auch immer benutzt 
denn der Core um bei einer Simulation das Auge einzustellen? Ist das 
nicht immer statisch optimal?

Ich bin ebenfalls dabei mit ISIM einen DDR3 zu simulieren, scheitere 
aber noch an der Instanziierung. Was ist denn da genau zu tun?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren