architecture in VHDL auswählen

Jeanette Gast #2405573
Lesenswert?
• ▲
▼ 
Hallo zusammen,

ich habe zu folgender Beispiel Entity:

1
library ieee;

2
use ieee.std_logic_1164.all;

3


4
entity even_detector is

5
  port ( a : in std_logic_vector ( 2 downto 0);

6
       even : out std_logic

7
  );

8
end even_detector;


zwei verschiedene architekturen:

1
architecture sop_arch of even_detector is

2
  signal p1, p2, p3, p4 : std_logic;

3
begin

4
  even <= (p1 or p2) or (p3 or p4);

5
  p1 <= (not a(2)) and (not a(1)) and (not a(0));

6
  p2 <= (not a(2)) and a(1) and a(0);

7
  p3 <= a(2) and (not a(1)) and a(0);

8
  p4 <= a(2) and a(1) and (not a(0));

9
end sop_arch;


und

1
architecture xor_arch of even_detector is

2


3
begin

4
    even <= not(a(2) xor a(1) xor a(0));

5
end xor_arch;


Wie kann ich in VHDL eine der beiden Architekturen für die Synthese 
auswählen, ohne zusätzlich eine TOP Entity/Architecture mit 
Komponenteninstanzierung erstellen zu müssen.

Geht das überhaupt ?

Liebe Grüsse
Jeanette
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Jeanette Gast #2405598
Lesenswert?
• ▲
▼ 
Hi,

bei einer Configuration muss aber ein Komponentenname angegeben werden. 
Den gibts aber nur durch eine zusätzliche TOP Entity/Architekture 
Kombination mit Komponenteninstanzierung.

Mit configartion statements kriegs ich es so nicht hin :-(

Jeanette
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Jeanette Gast #2405967
Lesenswert?
• ▲
▼ 
das würde bei mir dann für Auswahl xor_arch so aussehen:

1
configuration demo_config of even_detector is

2
  for xor_arch

3
    for all: ???? -- Komponenten name hab ich doch keinen!!!

4
      use entity work.even_detector(xor_arch);

5
    end for;

6
  end for;

7
end demo_config;


welchen Komponenten Name soll ich da nehmen ?

Grüsse
Jeanette
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.