Forum: Platinen Wie kann ich in Eagle Leiter"flächen" statt Leiterbahnen erzeugen?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Daniel H. (Firma: keine) (commander)


Angehängte Dateien:

Lesenswert?

Hallo allerseits,

ich sitze gerade an einem Layout für den LM2671. Die Positionierung der 
Bauelemente habe ich weitestgehend aus dem Vorschlag im Datenblatt im 
übernommen. Nun habe ich dort (und natürlich auch schon bei anderen 
Projekten/Schaltungen) gesehen, dass dort weniger mit Leiterbahnen als 
vielmehr mit Leiter"flächen" gearbeitet wird.

Ich habe das in Eagle nun zunächst mit Polygonen versucht aber das 
Ergebnis ist einfach grauenhaft weil Eagle wo es nur geht das Polygon 
zurechtschneidet. Ich dachte erst es würde an der Clearance liegen aber 
auch nachdem ich die testweise für alle fremden Signale auf 1 mil und 
für gleiche Signale auf 0 mil gestellt habe bessert es sich nicht.

Im Anhang habe ich einmal eine schwarz-weiße Grafik, was für ein 
Leiterbahnlayout ich genau meine (schwarze Flächen im linken Teil). In 
der bunten Grafik habe ich meinen Versuch mit dem Polygon angehängt, in 
gelb ist der ungefähre Umriss des eigentlichen Polygons eingezeichnet. 
Ideal wäre quasi "Rect", aber dem kann man wiederum keine Netznamen 
zuweisen soweit ich das sehe.

Falls das mit Eagle nicht ohne Weiteres geht, kann man das mit Target 
3001 hinkriegen? Das teste ich gerade aber es ist schon eine riesige 
Umstellung wenn man Eagle gwöhnt ist.

Edit: Dem geneigten Betrachter wird auffallen, dass meine Leiterbahn im 
rechten Bild vom vorgeschlagenen Layout abweicht, das war lediglich ein 
Versuch um zu schauen, ob es mit Polygonen überhaupt geht.

von Hardy F. (hardyf)


Lesenswert?

Ja Daniel, eine Möglichkeit, solch ein Leiterbild zu erstellen, such ich 
auch schon ewig.
Es war auch schon mal hier im Forum davon die Rede irgendwo und jemand 
sagte, es wäre ein leichtes für jemand, der die Eagle-Ulp-Programmierung 
beherrscht, soetwas als ulp zu programmieren.
Nur leider hörte man fortan nie mehr was davon.
Vielleicht bitten wir mal die Eagle-Profis hier im Forum, soetwas in 
Angriff zu nehmen ?

Es dürfte Leute, die ihre Platinen fräsen, ebenfalls sehr freuen.

Ich bin dann mal der Erste mit dieser Bitte...

von EAGLEmaster (Gast)


Angehängte Dateien:

Lesenswert?

Eagle kann das schon, handlöten würde ich das aber nicht wollen ;)

von EAGLEmaster (Gast)


Angehängte Dateien:

Lesenswert?

Nachtrag:

Nur zum Beweis, daß es sich wirklich um elektrisch
angebundene Polygone handelt...

von Hardy F. (hardyf)


Lesenswert?

... und bitte, erklärst du uns auch, wie man das automatisieren kann ?
Ein wenig mit der Maus die Polygone basteln können sicher die meisten, 
aber das ganze für alle Leiterbahnen auf der Platine per ulp ?

Stichwort "voronoi" mal bei google versuchen.
Da geht zwar was mit einfachen Gerberdateien, aber leider nur bei 
simplen Layouts.
pcb2gcode hat sowas auch eingebaut - aber es ist nunmal nicht jeder ein 
Linux-Guru.

von EAGLEmaster (Gast)


Lesenswert?

Hardy F. schrieb:
> ... und bitte, erklärst du uns auch, wie man das automatisieren kann ?
> Ein wenig mit der Maus die Polygone basteln können sicher die meisten,
> aber das ganze für alle Leiterbahnen auf der Platine per ulp ?

Um Himmels Willen ;-)

Sicherlich könnte man da etwas basteln, aber wer würde denn ein
solches Layout haben wollen?

Vielleicht mal zum Testen eines Schaltreglers und wenn man sich
nicht "entscheiden" kann ob da jetzt ne 6x6 oder 20x20mm
Spulette drauf soll ;)

Nee, ich hab das nur für den TE gezeichnet und damit er sieht,
daß es auch mit "glatten" Polygonen funktioniert.


Hardy F. schrieb:
> pcb2gcode hat sowas auch eingebaut - aber es ist nunmal nicht jeder ein
> Linux-Guru.

Und wozu soll das gut sein? Zeit sparen beim Fräsen?

Ich fräse zu Hause auch Prototypen (mit PCBgcode [ohne "2"]
und EMC2). Wenn ich die Freiflächen nicht ausräume, sehe ich
da keinen Vorteil...

Und ganz ehrlich:
Bei einem Design möchte ich in jedem Falle bestimmen, wie
wann und wieviel Strom wo fließen...


Warum seid ihr beide da so scharf drauf?
Erzähl doch mal...

von Christian K. (Firma: Atelier Klippel) (mamalala)


Angehängte Dateien:

Lesenswert?

Das geht mit Polygonen sehr einfach. Wichtig ist das man den Wert für 
"Rank" entsprechend anpasst. Polygone mit einem kleineren Rank schneiden 
in Polygone mit einem grösseren Rank. Siehe Bilder. Die Zahlen sind 
jeweils der zugewiesene Rank.

Man könnte so vorgehen das man ein Masseflächen-Polygon mit Rank 6 
erstellt. Dann zeichnet man dort hinein weitere Polygone mit kleinerem 
Rank, je nachdem wie die "Einschnitte" sein sollen.

Um die Flächen dann komplett geschlossen zu haben, also auch bei den 
Bauteilanschlüssen, schaltet man für die jeweiligen Polygone dann die 
Thermals aus. Auf diese weise ist es ein Leichtes da gleiche Layout wie 
in dem Referenz-Layout zu bekommen.

Grüße,

Chris

von Hardy F. (hardyf)


Lesenswert?

Vielen Dank Chris !

Jetzt blicke ich da durch.

Wer baut ein ulp für Eagle 6 ?

EAGLEmaster, du fräst ebenfalls und siehst keinen Nutzen in diesem 
Verfahren ?

Dann fräse mal wie üblich und dann mal so ein Layout wie wir hier 
besprechen und vergleiche nur mal die Zeit und den Fräsweg...

von Daniel H. (Firma: keine) (commander)


Angehängte Dateien:

Lesenswert?

Hallo,

danke für eure Rückmeldungen, ich wollte mich gerade melden und sagen, 
dass ich es hingekriegt habe, aber nun sehe ich, dass die hier 
vorgeschlagene Lösung recht ähnlich ist.

Ich habe es so gemacht:

1. Bauteile ganz normal geroutet
2. Jedem Signal mittels "Name" einen Bezeichner gegeben
3. Polygon wie gewünscht gezeichnet
4. Polygon mittels "Name" den entsprechenden Bezeichner gegeben
5. "Ratsnest" aufgerufen
6. Geroutete Leitungen gelöscht (kann man auch lassen)
7. Für jedes Polygon "Width" auf 0.254 sowie Häckchen bei "Thermals" weg

Das Resultat ist im Anhang zu sehen und recht nah an der Referenz. 
Einziges "Problem" ist die kleine Kühlfläche an Pin 5, aber die kann man 
auch manuell noch als "Rect" o.ä. reinbasteln da hier die Prüfung eh 
nicht moppern wird da der Pin unbeschaltet ist.

von Christian K. (Firma: Atelier Klippel) (mamalala)


Lesenswert?

Da fehlt aber noch der Css zwischen Pin 2 und Masse, und die Diode sieht 
mir ein wenig Schwachbrüstig aus...

C3 könntest noch weiter nach Oben schieben um zu verhindern das dort die 
Massefläche nach Pin 7 und der Diode so eingeschnürt wird.

Grüße,

Chris

von Daniel H. (Firma: keine) (commander)


Lesenswert?

Hallo,

C3 habe  ich bereits hochgeschoben. Die Diode verkraftet 0.35A, ich habe 
das Ganze mit der Webbench von National für 0.3A am Ausgang designed und 
dort wurde sogar eine Diode mit lediglich 0.25A vorgeschlagen. Bei Css 
bin ich mir nicht sicher ob ich den wirklich brauche, das Datenblatt 
sagt lediglich, dass man den Pin unbeschaltet lassen soll wenn man 
keinen Soft-start benötigt, und bisher war ich der Meinung, dass ich 
ohne auskomme.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.