EDK pcores verbinden

[olpo (Gast)]

Hallo,

ich habe zwei PCores in EDK, die ich miteinander verbinden möchte.

In VHDL würde ich wohl eine Top-Level Datei brauchen, und die beiden 
über Signale verbinden. Bsp Full-Adder.

WIe mache ich das in EDK?
Ich denke, in EDK kann ich die losen PCores auch über ihre Ports 
verbinden, oder?
Also, Bsp:

entity A is
a_1 : in std_logic

entity B is
b_1 : out std_logic

Und jetzt die Ports in den jeweiligen .mpd definieren?

# A.mpd
PORT a_1 = a_1, Dir=i

# A.mpd
PORT b_1 = b_1, Dir=i
PORT b_frei = ""
PORT b_test = gibtsnicht

Warum schlägt EDK nicht bei den Ports b_frei und b_test Alarm? Bzw. Was 
mache ich denn eigentlich da?
Ist es nicht so, daß ich b_1 mit b_1 in VHDL verbinde.
Aber b_test gibt es ja gar nicht. Warum wird nicht gemeckert?

[olpo (Gast)]

Hmm, wirrer Text daoben.

Was ich eigentlich fragen wollte: Wie weiß EDK, welche Ports in der .mpd 
mit welchen in der .vhd zu verbinden sind?

[Duke Scarring (Gast)]

olpo schrieb:
> ich habe zwei PCores in EDK, die ich miteinander verbinden möchte.
Dann lege Dir dafür einen Extra-Bus an und male eine Verbindung im EDK.

Duke

[olpo (Gast)]

ja, nee.
Ich möchte ja nur eine kleine Signalleitung legen.
Muss ich dafür extra eine HDL-Wrapper schreiben, oder kann ich das auch 
über die EDK Port-Geschichte machen?
Aber das mit den Ports ist mir noch nicht ganz klar. Vielleicht kann mir 
jmd erklären, wie das funktioniert.

[olpo (Gast)]

Letzter Versuch:

Ich habe zwei VHDL-Dateien.

entity A is
port(
p_a : in std_logic
);

entity B is
port(
p_b : out std_logic
);

Normalerweise würde ich jetzt eine Toplevel-VHDL anlegen um die beiden 
Dateien zu verbinden.

entity toplevel is
port();
end entity;
architecture Bsp of toplevel is
 signal s_i : std_logic;
begin
A_1 : entity A
 port map(
    p_a => s_i
 );

B_I : entity B
  port map(
    p_b => s_i
    );
end architecture;

Doch kann ich mir in EDK nicht das Toplevel sparen und die beiden vhdl's 
über die Ports und die .mpd verbinden.
Wenn ja, kann mir jmd ein Bsp schreiben, wie die .mpd dann aussehen 
müsste.
Danke.

[Duke Scarring (Gast)]

olpo schrieb:
> Normalerweise würde ich jetzt eine Toplevel-VHDL anlegen um die beiden
> Dateien zu verbinden.
Dann bau Dir das toplevel doch außerhalb vom EDK. Das ist sowieso eine 
gute Idee.

Ansonsten schau mal unter [1], ob Dir das evtl. weiterhilft.

Duke

[1] http://lips.informatik.uni-leipzig.de/files/2008-11.pdf