Hallo, ich habe eine Schaltung entwickelt mit der ich Signale auf 25MHz empfange und dann mit dem Radiobaustein MC3361 auf die ZF von 424kHz runtermische. Dazu benutze ich einen Quarz bei 24,576MHz. Jetzt habe ich das Problem, dass ich ein Übersprechen auf dem Pin 16 habe (also gegenüber), wo mein Eingangssignal von 25MHz in den Baustein eingespeist wird. Gegenüber auf Pin 1 wird der Quarz eingespeist. Das Übersprechen liegt im liegt von etwa 25mVpp. Das Signal auf Pin 1 wird durch den internen Oszillator auf 900mVpp verstärkt. Ich glaube das Problem liegt auch darin, dass ich den Baustein auf einen Sockel platziert habe und dadurch die Pinlänge wesentlich länger wird und als Antenne wirkt. Mit dem Tastkopf kann ich das Signal messen, wenn ich nur ganz nah an den Pin 1 gehe. Ich wollte aber fragen, welche Maßnahmen ich ergreifen kann um das Übersprechen so gering wie möglich zu halten bzgl. meinem Design oder sonst wie. Meine erste Maßnahme wäre: - Sockel ablöten, Baustein so nah wie möglich an die Platine ranlöten -> Pinlänge klein halten Anbei ein Bild des Designs. Die rote Fläche ist die Groundplane. Mein Design ist vielleicht nicht das beste, ich habe erst damit angefangen und bin im Lernprozess. Danke schonmal!
Angehängte Dateien:
-
Design.png
60 KB
Die gezeigte GND Plane sollte auch mit beliebig vielen Vias auf die andere Seite verbunden werden, die optimalerweise durchgehend GND hat. Sonst bringt ein Haufen schlecht zusammenheangender Haufen an GND Schnippseln wenig. HF-maessig betrachtet.
Dein IC-Chip liegt ungefähr da wo C17 ist. Von Pin 16 geht im Plastikgehäuse ein Anschlussblech zum diesem Chip, also lange parallel zur Quartzoszillatorleitung. Näher dran bringt also wohl kaum Linderung. Sieht laso nach einem Redesign der Leiterplatte aus, entweder eine Massefläche zwischen IC und Leitung, oder Quartz auf die Seite Pin 8..16.
1. Der Quarz darf natürlich so nicht plaziert werden. Er gehört an die Pins 1 und 2, also ganz auf die linke Seite von deinem Chip. Die eine Quarzleitung direkt an Pin 26 zu verlegen, ist natürlich völliger Murks! 2. Dann solltest du auf einer weiteren Ebene deiner Platine eine durchgehende Massefläche haben, mit der die vielen Masseschnipsel der Oberseite durch Vias verbunden sein sollten. 3. Du solltest das Quarzgehäuse mit Masse verbinden. Vielleicht gibt das schon eine Besserung.
Zusätzlich zu einer vernünftigen Positionierung des Quarzes würde man auch dessen Gehäuse erden und evtl. als IC den MC3361BD
Hallo, vielen Dank für die helfenden Beiträge. @Werner: Wie kann ich denn das Gehäuse erden? Im Schaltplan des MC3361 sehe ich keine Möglichkeiten, wie das gehen könnte. Das Quarzgehäuse habe ich auf Masse gelegt, das hat schon etwas gebracht, danke. Eine komplett durchgehende Massefläche habe ich zu 95% überall gewährleistet und auch mit genügend Vias verbunden. Um und unter dem Baustein ist die Massefläche komplett durchgehend. Die blaue Verbindung im Bild ist nur eine virtuelle von VSS, die nicht benutzt wird. Die Quarzleitung die bei Pin 16 liegt ist VCC. Ich werde das aber im Design verändern und eure Tipps befolgen. Ich hoffe das hilft, das Übersprechen macht mir mein empfindliches Eingangssignal nämlich total kaputt. Danke!
Angehängte Dateien:
-
design1.PNG
61 KB
>Eine komplett durchgehende Massefläche habe ich zu 95% überall >gewährleistet und auch mit genügend Vias verbunden. Nein! Ich sehe im kritischen Bereich überhaupt keine Vias! So wie im Anhang sollten die Vias verteilt sein: Jeder Masseschnipsel auf der Oberseite braucht eine Verbindung mit der durchgehenden Massefläche, sonst hast du keine Abschirmung, sondern das genaue Gegenteil!
@Quarzi Ach so meinst du das! Mein Problem ist, dass ich einlagig unterwegs bin. Meine Platine wird aus einer einlagigen Kupferfläche herausgefräst. Na gut, dann muss ich mal eine Möglichkeit finden, wie ich eine weitere Lage anbringen kann.
>Ach so meinst du das! Mein Problem ist, dass ich einlagig unterwegs bin. >Meine Platine wird aus einer einlagigen Kupferfläche herausgefräst. Na >gut, dann muss ich mal eine Möglichkeit finden, wie ich eine weitere >Lage anbringen kann. Dort wo du den Groundfill nicht mit einer "guten" Masse verbinden kannst, solltest du ihn besser ganz weglassen, sonst schirmt der Groundfill nicht, sondern koppelt!
1.) Hieße das dann, es wäre besser komplett meine derzeitige Groundplane wegzulassen als sie drinzulassen? 2.) Ist es nicht so, dass die Leitungen aber eine möglichst kleine Kapazität in Richtung Masse aufweisen sollten? Wenn ich das richtig verstehe erfülle ich derzeit nur 2. und 1. überhaupt nicht, sondern mache es nur schlechter. In meinem Fall sollte ich also zwischen Pin1 und Pin16 lieber die derzeitige Massefläche entfernen.
Wenn das ein Layout für eine einseitige Platine ist, dann nimm doch einfach eine doppelseitig beschichtete Kupferplatine und fräse nur die eine Seite aus. Für die VIAS lötest du dann einfach nur ein Stück Draht auf die andere Seite der Platine, die eine durchgänge GND Plane hat.
Ja natürlich, das macht Sinn. Ich muss mal schauen, ob wir doppelseitige Kupferplatinen haben. Im Normalfall leider nicht, weil das selten benötigt wird.
>1.) Hieße das dann, es wäre besser komplett meine derzeitige Groundplane >wegzulassen als sie drinzulassen? Nein, natürlich nicht! >2.) Ist es nicht so, dass die Leitungen aber eine möglichst kleine >Kapazität in Richtung Masse aufweisen sollten? Die Leitungen sollten erst mal eine möglichst kleine Kapazität zwischeneinander haben. Mit einer Massefläche zwischen diesen Leitungen verkleinerst du dramatisch diese Kapazität, vergrößerst aber etwas die Kapazitäten zur Masse. Ob das erlaubt ist, entnimmst du dem Datenblatt des Chips. An solchen Stellen, wo es nicht erlaubt ist, ziehst du die Massefläche etwas weiter von den Pins bzw. Leitungen weg und entfernst sie eventuell auch darunter in der durchgehenden Massefläche.
Pascal O. schrieb: > Ach so meinst du das! Mein Problem ist, dass ich einlagig unterwegs bin. Aua. Dann versuch mal, die Schlitze in der Massefläche mit kurzen Drahtstücken zu überbrücken. Zumindest 1x parallel zum Quarz und noch 1x zwischen der 2. und 3. Pinreihe des ICs. Das Quarzgehäuse kannst Du auf beiden Schmalseiten auf Masse löten, das zählt auch als Masche. Wenn man sich keine Massefläche leisten kann, dann sollte man zumindest ein möglichst engmaschiges Netz (mesh) bauen. Lange Schlitze und große massefreie Stellen wirken als magnetische Antennen (sehr böse), Tentakel wirken als elektrische Antennen (weniger schlimm).
Angehängte Dateien:
-
design2.PNG
61 KB
>Aua. Dann versuch mal, die Schlitze in der Massefläche mit kurzen >Drahtstücken zu überbrücken. Zumindest 1x parallel zum Quarz und noch 1x >zwischen der 2. und 3. Pinreihe des ICs. Das Quarzgehäuse kannst Du auf >beiden Schmalseiten auf Masse löten, das zählt auch als Masche. Ich denke, die obere Quarzleitung liegt einfach viel zu nahe an Pin 16 und der chipinternen Verdrahtung. Man könnte ein kleines Abschirmblech ausprobieren, das man zwischen Platine und Chip anordnet und mit Pin15 verbindet. Dieses Blech sollte die obere Quarzleitung vollständig abschirmen und bis mindestens zur Mitte vom Chip reichen. Das Quarzgehäuse sollte oben und unten vorsichtig mit der Massefläche verlötet werden. Außerdem sollte man die Verbindungen ziehen, wie im Anhang gezeigt.
Die Schlitze habe ich verkleinert indem ich eine Unterbrechung reingekratzt habe und den Überschuss mit Lötzinn auf Masse gezogen habe. Die Überbrückung zu Pin1 habe ich auch hinzugefügt, sowie die zwei Verbindungen an den jeweiligen Enden des Quarz. Hat immerhin 5mVpp gebracht. Jetzt fehlen noch die restlichen 20mVpp ;-) Das mit dem Blech werde ich mal probieren! Ich habs bereits umdesigned, die zweite Version wird dann hoffentlich besser.
Da der Sockel noch drauf ist habe ich den Baustein abgezogen und auf die Schnelle ein Stück Draht vom einen Ende zum anderen Ende gezogen und jeweils mit Masse verbunden. Hat das Übersprechen nochmals um 6mVpp verringert!
Angehängte Dateien:
-
Design1.png
24 KB
Hallo, hier mein zweiter Versuch. Unsere Werkstatt hat auch zweiseitige Kupferplatinen, also werde ich die nutzen. Ich habe es umdesigned und verbessert. Leider habe ich keine bessere Lösung für die Versorgungsleitung unter dem Chip gefunden. Die Alternative wäre, die Leitung ganz drum herum zu legen. Was haltet ihr davon und was habt ihr für Verbesserungsvorschläge? Besser, schlechter, gleich schlecht? Danke, Pascal
Du mußt noch Vcc vom Chip entkoppeln. Soll das rechts oben ein Stecker sein, der die 5V zuführt? Dann mußt du dort die 5V nochmals entkoppeln.
Wieso verwendest Du so große Pads für den Quarz? Wo ist da der Hintergrund oder der Sinn?
Die große Fläche rechts oben ist ein Lötpad, damit ich das ZF Filter besser verlöten kann. Das gilt genauso für den Quarz. Ich habe leider keinen SMD Quarz zur Hand, weswegen ich große Pads verwende. Das mache ich kurz versehe ich mit ein bißchen Lötzinn, stecke den Quarz so weit wie möglich rein um kurze Anschlussbeinchen zu haben und mache dann das Pad warm, damit eine Verbindung entsteht. Eventuell mache ich die Pads noch kleiner. Wie soll ich VCC entkoppeln? 100nF nah an den Eingang?
>Wie soll ich VCC entkoppeln? 100nF nah an den Eingang?
Ja und direkt am Quarz.
Quarzi schrieb: > Die Leitungen sollten erst mal eine möglichst kleine Kapazität > zwischeneinander haben. Mit einer Massefläche zwischen diesen Leitungen > verkleinerst du dramatisch diese Kapazität, vergrößerst aber etwas die > Kapazitäten zur Masse. Das ist die halbe Wahrheit - nämlich dann wenn die Fläche tatsächlich mit Masse verbunden ist. Ist sie das nicht, dient sie praktisch als Verkürzung des Abstands der Leitungen, mit einer frei floatenden Fläche wird also das Übersprechen massiv verstärkt! Solche Flächenstücke müssen unbedingt vermieden werden, auch wenn das Layout dann nicht mehr so quasi-professionell aussieht. HF-Funktion hat Vorrang vor Schönheit. Deswegen ist auch bei CAD-Systemen vernünfigerweise Voreinstellung, nicht verbundene Flächen wegzulassen. Gruss Reinhard
>Das ist die halbe Wahrheit - nämlich dann wenn die Fläche tatsächlich >mit Masse verbunden ist. Ist sie das nicht, dient sie praktisch als >Verkürzung des Abstands der Leitungen, mit einer frei floatenden Fläche >wird also das Übersprechen massiv verstärkt! Solche Flächenstücke müssen >unbedingt vermieden werden, auch wenn das Layout dann nicht mehr so >quasi-professionell aussieht. HF-Funktion hat Vorrang vor Schönheit. Genau das habe ich gemeint, als ich weiter oben geschrieben habe: >Dort wo du den Groundfill nicht mit einer "guten" Masse verbinden >kannst, solltest du ihn besser ganz weglassen, sonst schirmt der >Groundfill nicht, sondern koppelt!
>Die große Fläche rechts oben ist ein Lötpad, damit ich das ZF Filter >besser verlöten kann. Das gilt genauso für den Quarz. Ich habe leider >keinen SMD Quarz zur Hand, weswegen ich große Pads verwende. Das mache >ich kurz versehe ich mit ein bißchen Lötzinn, stecke den Quarz so weit Wenn ich das richtig verstanden habe, hast Du die Leiterbahnen und Bauteile auf der gleichen Seite der Platine, hast aber keine Durchkontaktierungen und hoffst beim Löten, daß das Zinn auch da hinfließt, wo es soll? Warum legst Du nicht wie bei allen einseitigen Platinen die Bauteile und Leiterbahnen auf verschiedene Seiten der Platine und lötest vernünftig? Smd dann halt auf der Unterseite.
> Wenn ich das richtig verstanden habe, hast Du die Leiterbahnen und > Bauteile auf der gleichen Seite der Platine, hast aber keine > Durchkontaktierungen und hoffst beim Löten, daß das Zinn auch da > hinfließt, wo es soll? Ich hoffe nicht, es funktioniert auch :-) Aber ist ein guter Einfall, werde ich so machen. Dann spare ich mir auch die breiten Pads. Morgen oder übermorgen schicke ich die Platine fort, mal kucken wie sich dann das Übersprechen geändert hat. Bin mal sehr gespannt, werde es hier auf jedenfall posten!
Lege doch Q1 auf die Unterseite und löte die Anschlüsse auf der Oberseite fest. Dann kannst du auch das Quarzgehäuse bequem mit einem Drahtbügel fixieren und erden. Die Lötpunkte für die Quarzanschlüsse machst du so klein wie möglich, nicht größer als die von IC1. Vergiß nicht die beiden Entkoppelcaps! Den einen machst du direkt beim Quarz dran, den anderen kannst du unter IC1 setzen, direkt an den Vcc-Pin.
Angehängte Dateien:
-
Design.png
28 KB
Habe die Änderungen wie von euch gesagt übernommen. Quarz kommt dann auf die Unterseite, Entkoppelkondensatoren am Quarz und an der Versorgung des Bausteins hinzugefügt, Pads am ZF Filter und dem Quarz massiv verkleinert. Danke :-)
Platine ist gefräst, bestückt und in Betrieb genommen. Keinerlei Übersprechen mehr. Danke Jungs!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.