Spartan 6 SPI Flash Konfiguration

Da die Lese-Logik im FPGA fest ist, geht das meines Wissens nicht, 
zumindest nicht für das 1. Image wo die Sprungadresse für das 2. Image 
für MultiBoot drin steht. Du kannst ja deine eigenen Daten woanders 
ablegen.

mh123 schrieb:
> SPI Flash
mh123 schrieb:
> noch ein uC booten der nur von Adresse 0 booten kann.
Welcher uC? Ist das geheim?
Was muss zuerst booten: das FPGA oder der uC?

Hehe, den FX3 hab ich auch eben in der Mache. Nur leider bootet die 
Chip-Recvision auf dem Demoboard überhaupt nicht von SPI. Ich mach das 
immer so, dass der FPGA den USB Controller solange in Disconnected 
Zustand hält, bis er fertig gebootet hat. Aber mit nur einem SPI Flash 
für beide wirst du nicht hinkommen, da beide auf den Start ab der 0 
angewiesen sind. Macht doch auch keinen Sinn, die paar Cent...

Achja, das blöde 32 Bit GPIF <-> SPI Problem. Echt doof gelöst.
Hm, du könntest ja nach dem Starten des FPGA SPI durchreichen aber dabei 
die Adressen verändern, dass der FX3 immer aus einem höheren 
Speicherbereich liest.
Darf man erfahren, was das für ein Projekt ist? Müssen keine Details 
sein, nur interessehalber, weil wir den FX3 auch (als Nachfolger des 
FX2) einsetzen.
Und nochwas: Nimmst du das Slave FIFO Interface? Falls ja, wie hast du 
die Krücke mit dem (Partial)Full Flag gelöst? Ich hab da eine Anfrage im 
Cypress Forum im Moment, aber da meldet sich keiner...

OK. Naja, Slave FIFO geht schon, allerdings hab ich da ein lustiges 
Problem mit dem Partial Full festgestellt. Das normale Full kann man ja 
nicht nehmen, das hat 3 Takte Latenz, also partial Full. Das partial 
full geht aber nicht auf low, wenn man so viele kurze Pakete wie DMA 
Buffer rein schreibt. Da gibts Datenverlust. Also hab ich jetzt 
getrickst und auf einem anderen Control Ausgang das normale Full auch 
mit ausgegeben und verknüpfe beide.
Unschön, aber bis die das fixen gehts vielleicht. Ansonsten ist das 
schon ein schöner Chip und ich hab das so hinbekommen, dass der sich von 
der Software aus gesehen wie ein FX2 verhält. Dank WinUSB ist das völlig 
transparent und wir müssen nur die Hardware ändern.
Wieso sollte man keine WHQL bekommen mit USB Boot? Du kanst doch zum 
Beispiel auch WinUSB für den unprogrammierten Chip benutzen, dann über 
die Vendor Requests programmieren und reboot machen. Das geht völlig 
problemlos, den buggy Cypress Treiber braucht kein Mensch.
Übrigens passt die Firmware auch in einen 24LC1025 rein, hab ich 
getestet. Aber viel Platz ist da nicht mehr, das stimmt.
Du wirst also um einen 2. Flash oder ein(zwei) I2C EEPROM(s) nicht 
herumkommen.

Also das mit den Buffern müsste so gehen, wie du beabsichtigst. Ging 
beim FX2 auch schon so. Die sind komplett getrennt und werden erst an 
den DMA Master übergeben wenn die die volle Länge erreicht haben oder 
das BlockEnde kam.
WHQL haben wir uns geklemmt. Ersten wird der original Cypress Treiber 
wahrscheinlich nie durchkommen, der ist sowas von buggy, erzeugt immerzu 
Bluescreens, schreibt in nicht allozierte Speicherbereiche usw. und 
zweitens kostet das alles viel zu viel. Wir haben dann WinUSB genommen 
und gut. Ist genauso schnell, fehlerfrei und schon WHQL-signiert.

MxM schrieb:
> Gibt es mittlerweile eine Lösung zu der ursprünglichen Frage?

Was soll´s da für eine Lösung geben? Wenn der Spartan 6 innerhalb der 
ersten 512 Byte kein Syncword findet, bricht er ab. Du kannst ja Xilinx 
anfragen, ob sie ein Custom Design für dich machen.

Also ich kenn den FX3 "noch" nicht, aber der wird doch wie der FX2 einen 
MC haben. Was spricht dann dagegen einen mehrstufigen Bootloader zu 
verwenden ?

Ein 1. Level Bootloader welcher X Bytes ab einer Adresse, die nach der 
Konfiguration des FPGA liegt dürfte doch zusammen mit dem macic word in
die ersten 512 Bytes passen.

Hm, ich weiß nicht, ob das rein passt, der ARM Kern braucht schon recht 
viel Firmware. Vielleicht wenn man alles zu Fuß in ASM programmiert, 
zumindest die 1. Stufe...aber 512 Byte sind da schon echt knapp.

MxM schrieb:
> Danke für diese wertvolle Antwort..

Ich hätte dir gerne einen Tipp gegeben, aber da ich selber vor dem 
"Problem" stehe, hab ich auch intensiv gesucht und nachgedacht, aber 
keine echt Lösung außer 2 Flash-Chips gefunden.
Viel nerviger ist, dass beim Spartan 6 nur entweder SPI Multi Boot oder 
AES Verschlüsselung geht. Toll.

Wenn Firmware und FPGA-Konfiguration ins SPI Flash passen wird es auch 
gehen ;)

Ein 1. Level Bootloader, der X Bytes ab Spi-Adresse y ins Ram des Arm 
lädt
und dann als 2. Level Bootloader ausführt passt doch in 512 Bytes.

Ja, so ist es leider. Ist halt ein abgespeckter Virtex 5, an manchen 
Stellen wurde offenbar zu sehr dem Preisdruck nachgegeben. Was man da 
fürs Geld kriegt, ist schon enorm, aber an manchen Stellen seltsam 
beschränkt. Auch die Clocking-Ressourcen sind stark eingeschränkt, vor 
allem die blöde BUFIO Beschränkung auf eine halbe Bank. Und dann alle 
SP60x Boards so blöde gebaut, dass man am FMC Stecker die 
ISERDES/OSERDES nicht mit mehreren Kanälen nutzen kann, weil die I/Os 
auf 4 Bänke verteilt sind....