Anfängerfrage: I/O durschleifen?

[F. P. (pl504)]

Mal ganz doof gefragt:
Lassen sich Pins bei einem FPGA direkt durchschleifen (möglichst ohne 
großartige Verzögerung)? Ich muß mich gerade mit einem Altera EP1C4 
befassen, der sich zwischen einem DSP und einer Wandlerkarte befindet.

[Winfried J. (Firma: Nisch-Aufzüge) (winne)]

Im einfachsten sinnvollen Fall legst du 2 Inverter oder ein ANDGatter 
zwischen 2 Pins (ein verbleibender Eingang kann als Schalter benutzt 
werden). Eine Direktverbindung ist widersinnig weil du dann Eingang und 
Ausgang auf den selben Pin legen kannst und das Signal nur anzapfen 
musst.
Abgsehen davon könnte es gehen, versuch macht klug.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Winfried J. schrieb:
> Eine Direktverbindung ist widersinnig
Nicht, wenn das FPGA schon auf einer fertigen Platine zwischen zwei 
Bauteilen sitzt wie F. P. schrieb:
> Ich muß mich gerade mit einem Altera EP1C4
> befassen, der sich zwischen einem DSP und einer Wandlerkarte befindet.

F. P. schrieb:
> Lassen sich Pins bei einem FPGA direkt durchschleifen
Ja, so etwa:
   Ausgang <= Eingang;

> (möglichst ohne großartige Verzögerung)?
Nun, die Eingangsverzögerung, das Routing und die Verzögerung des 
Ausgangstreibers mußt du schon in Kauf nehmen...
Aber du kannst der Toolchain in Form von Constraints einen Wunsch für 
das Timing angeben. Dann hast du schon mal einen Worst-Case-Wert.

[Winfried J. (Firma: Nisch-Aufzüge) (winne)]

Lothar Miller schrieb:

> Nicht, wenn das FPGA schon auf einer fertigen Platine zwischen zwei
> Bauteilen sitzt wie F. P. schrieb:

>> Ich muß mich gerade mit einem Altera EP1C4
>> befassen, der sich zwischen einem DSP und einer Wandlerkarte befindet.



So hatte ich das zwar nicht verstanden. Mindestens 2 verschiedene 
Baugruppen sind schon vorhanden und
es ist nicht ist nicht klar ob er neu entwickelt oder einen Workarround 
machen will. Aber du hast recht als Workarround könnte so etwas von 
Interesse sein, zumidest bei SPS geht so etwas und sollte eigentlich 
auch hier programmierbar sein. Trotzdem verschlechtern die dafür 
notwendigen Schaltglieder die Sprungantwort.

Namaste

[F. P. (pl504)]

Danke für Eure Antworten!
Ja, es handelt sich um drei zusammensteckbare Evaluierungs-Boards von 
Analog. Zwischen der Wandlerkarte und dem DSP besteht keine 
physikalische Verbindung - die muß erst der FPGA herstellen.

Wegen den Signallaufzeiten mache ich mir keine großen Sorgen, da die 200 
ksps des Wandlers keinesfalls ausgereizt werden.

Da ich vorher noch nichts mit FPGAs gemacht habe (nur wenige Sachen mit 
CPLD in VHDL), habe ich evl. noch weitere Fragen. ;) Die nötige 
Neuprogrammierung nach jeder Stromunterbrechung wird sicher auch nicht 
ganz einfach werden.

[Christian R. (supachris)]

F. P. schrieb:
> Die nötige
> Neuprogrammierung nach jeder Stromunterbrechung wird sicher auch nicht
> ganz einfach werden.

Dazu muss nur der FPGA Bitstream in einem Flash gespeichert werden. 
Falls denn auf dem Board vorhanden. Was für ein Board ist das genau?

[F. P. (pl504)]

FPGA-Board: CED1Z
DSP-Board: mit Blackfin BF537
Wandler: mit AD7606

[Winfried J. (Firma: Nisch-Aufzüge) (winne)]

oops,

http://de.farnell.com/analog-devices/eval-ced1z/board-converter-ced/dp/1984812

da sehe ich aber keinen flash

und stolzer Preis

[Christian R. (supachris)]

Als langjähriger Kunde bekommt man solche Boards auch schon mal für lau. 
Flash scheint keiner drauf zu sein, also muss offenbar der BlackFin den 
immer konfigurieren. Na viel Spaß :)

[F. P. (pl504)]

...oder man kriegt alles bezahlt. ;)

Ja, das wird noch ganz schön tricky werden. Erstmal sehen, daß ich 
überhaupt irgendwie die Anschlüsse der Wandlerkarte zum Blackfin 
durchgeschleift krieg...
Ich kann Euch auf dem laufenden halten.

[Klaus F. (kfalser)]

F. P. schrieb:
> Mal ganz doof gefragt:
> Lassen sich Pins bei einem FPGA direkt durchschleifen (möglichst ohne
> großartige Verzögerung)? Ich muß mich gerade mit einem Altera EP1C4
> befassen, der sich zwischen einem DSP und einer Wandlerkarte befindet.

Jain.
Unidirektionale Signale sind kein Problem. Einfach den Pin, wo das 
Signal als Eingang reinkommt als IN deklarieren, und den Pin, wo das 
Signal raus geht als OUT.

Dann im Design :

Ausgangssignal <= Eingangssignal;

Man bekommt aber eine kleine Routing Verzögerung.

Bidirektionale (Bus) Signale gehen nicht so einfach, weil im FPGA wissen 
muß, inwelche Richtzng es das Signal aktiv treiben muß. Wenn Du dem FPGA 
die Richtung auch noch mitteilst (z.B R/_W - Signal) dann geht's.