Hi Gibt es ICs, die mehrere Latch (Z.B. 74HC573) besitzen und somit einen HW-Fifo-parallel-Buffer bilden? Man also parallel Daten reinschieben kann und diese nach x Clocksignalen wieder herauskommen. 8x8bit würden mir schon reichen. 8x16bit wären schöner. Ziel ist es das Timing der DMA eines XMegas zurechtzubiegen, wenn die CPU länger auf den Bus zugreift.
Es gibt Hardware-FIFO-Bausteine, die aber sind ziemlich exotisch und daher entsprechend teuer. Hier mal ein "parametric selection guide" von TI: http://focus.ti.com/paramsearch/docs/parametricsearch.tsp?familyId=183&family=logic&uiTemplateId=SZVI_T Am günstigsten bist Du vermutlich mit zwei 74HC40105 unterwegs, das sind 4 Bit x 16 - Fifos.
Danke für den IC. Mit 2 Stück + 2 Latch kommt man auf 8x16bit. Leider bekommt man den 40105 in SMD nur zu Mondpreisen. Mit einem CPLD sollte es auch nicht günstiger sein: Wenn ich das richtig verstanden habe, bräuchte man für 8x16bit mindestens 128 Makrozellen.