Hallo Auf einer Platine (ca. halbes Europakartenformat) sind 10 Layer, einer 3,3V 3 GND und 6 Signallayer mit GND Polygonen. Auf der Platine sind ein Sockel für ein 400MHz MCU der mit 2,5V leuft und ein PCI Bus herausgeführt ist. Ein CPLD mit 175 MHz und und ein Ubicom USB2.0 Controller und Digipotis, ADC, Portexpander meist über I2C. Der Power Pfat ist: Schaltregler->100µ/6,3V X7R->2,2µH->2x470µF Panasonic FR Elko und dann haben nur wenige Bausteine Bypasskondensatoren. z.B. der Ubicom und der CPLD und ein Oszilator. Statt dessen sind auf der Platine verstreut 3 Kaskaden mit Unterschiedlichen Kondenstoren. 1x 680p/c0p, 1n/X7R, 22n/X7R, 1µ/X7R 1x 820p/c0p, 2,2n/X7R, 220n/X7R, 4,7µ/X7R 1x 1n/X7R, 3,3n/X7R, 47n/X7R, 4,7µ/X7R Ich finde das ist Schwachsinn! Ich würde die Kaskaden ersetzen durch: 3x 680p/c0p, 10n/X7R, 100n/X7R, 4,7µ/X7R und Lieber darauf achten, das alle einen Bypass möglichst dicht am VCC Pin haben. z.B. 680p+10nF (je nach Arbeitsfrequenz und Stromaufnahme. Mein Abteilungsleiter, der Nachrichtentechnik studiert hat, meint die Kaskaden währen genau berechnet. Ich sage: Schwachsinn! Einfach Impedanz der Versorgung am Anschlusspin nidrig halten und gut is. (ist vom Layout ja schwer genug. Was meint ihr? Wozu sind die Kaskaden gut?
Das Parallelschalten von Caps unterschiedlicher Kapazität und Bauform ist wegen der Gefahr von heftigen Resonanzen umstritten. Fürher gab es keine andere Möglichkeit, weil große Kapazitäten automatisch eine große Bauform besaßen. Heute nimmt man besser identische Caps höchster Kapazität und kleinster Bauform, die man direkt an den Anschlüssen der Chips gegen die Massefläche lötet, gerne auch mehrere parallel. Bei identischen Caps gleicher Kapazität und Bauform ist das Auftreten von Resonanzen beim Parallelschalten recht unwahrscheinlich.
Sebastian Will schrieb: > Wozu sind die Kaskaden gut? Wie soll das ohne exakte Kenntnis des Layouts, der Berechnung und Simulation belastungsfähig bewertet werden? Oder bist Du lediglich auf der Suche nach wohltuender Bestätigung durch übersinnliche Glaskugeln? ;-)
Dann lies dir doch mal ein paar Infos zum Thema durch. http://www.emv.biz/downloads/fachartikel/ http://www.elektronikpraxis.vogel.de/leiterplatten/articles/63952/ Leidre musst du dich anmelden um zu den Informationen zu kommen. Gruss LTC1043
Es geht mir darum: 1. möchte ich die Bauteile (unterschiedliche) auf der Platine reduzieren. momentan Stückliste 205 Positionen. Die Kondensatoren der Kaskaden werden so nirgends gebraucht. deshalb möchte ich sie durch welche änlicher Kapazität ersetzten. Und ich möchte eine Bestätigung, das das problemlos geht, wenn die Kapazität >= und die Impedanz <= wie vorher ist. 2. Möchte ich wissen, welche Vor- und nachteile ein, ich sage mal "Gruppen Bypass" hat. Ich habe sowas zuvor noch nie gesehn. und ich denke nicht, das dieser den direkten bypas am power-pin des ic ersetzt. @Paralleli Meinst du wenn ich 680p/c0p, 10n/X7R, 100n/X7R, 4,7µ/X7R parallel schliesse kann es zu resonanzen kommen? oder meinst du eher Elko+Keramik
> Ich finde das ist Schwachsinn! > Ich würde die Kaskaden ersetzen durch: Natürlich, wenn man keine Ahnung hat, kommt der Pfusch. Wenn derjenige Ahnung hatte, der euch das Board mit dieser Bestückung gegeben hat, dann hat er GEMESSEN welche Bauteile das günstigste Verhältnis ergeben, und euch hoffentlich nicht nur Kapazitätswerte, sondern exakte Herstellerbezeichnungen gegeben. Natürlich besteht die Möglichkeit, daß der Kunde auch nur einfach draufgelötet hat was da war, und weil es "ausreiched" war auf eine weitere Optimierung verzichtet hat. Zahlenverhältnisse von 1:10 sind normalerweise ungünstig was Resonanzen und Schwingungen anlangt.
Angehängte Dateien:
-
Top.png
460 KB
Hat vielleicht jemand einen link oder ein schlagwort, mit dem ich Literatur für die Anwendung von solchen kondensatorarrays finden kann. @Marcus Ich bevorzuge Kristallkugeln @MaWin Zitat: Natürlich besteht die Möglichkeit, daß der Kunde auch nur einfach draufgelötet hat was da war Genau das... Anbei mal ein Bild der Platine Die 3,3V Kaskaden sin Rot umrandet Grün umrandet sind die, der 5V Seite (glavanisch isoliert) komischerweise wurden auf 5V seite genau die gleichen verwendet.
Sebastian Will schrieb: > Statt dessen sind auf der Platine verstreut Das halte ich für den eigentlichen Blödsinn. Denn solche Kondensatoren gehören an die Versorgungspins der ICs... Sebastian Will schrieb: > Anbei mal ein Bild der Platine Diese Dinger sind Halbwissen halbgar angewandt. Natürlich können solche gestuften Kondensatoranordnungen EMV-Ruhe ins Design bringen. Aber so wie sie hier angeordnet sind garantiert nicht... Dafür fehlen an allen ICs augenscheinlich diese Kondensatoren, insbesondere, wenn es so schmissig zur Sache geht... :-o Sebastian Will schrieb: > Mein Abteilungsleiter, der Nachrichtentechnik studiert hat, meint die > Kaskaden währen genau berechnet. Ich sage: Schwachsinn! Aber sag ihm das besser nicht ins Gesicht, er könnte empfindlich reagieren... ;-) WANN hat er denn Nachrichtentechnik studiert? Gerade in den letzten Jahren hat sich beim Layout sehr viel getan. Sebastian Will schrieb: > Hat vielleicht jemand einen link oder ein schlagwort, mit dem ich > Literatur für die Anwendung von solchen kondensatorarrays finden kann. Dein Abteilungsleiter?
Sebastian Will schrieb: > Hat vielleicht jemand einen link oder ein schlagwort, mit dem ich > Literatur für die Anwendung von solchen kondensatorarrays finden kann. such mal nach Prof. Dirks. Der hat in Paderborn so ein Simulationsprogramm entwickelt. Wobei ich mir sicher bin daß die Durchkontaktierungslängen auf die Masselage nicht mit simuliert wurden. Ansonsten würde man zwischen dem 680pF und dem 10 nF noch einige Kondensatoren brauchen um die Parallelresonanzen zu bedämpfen. Gruß Anja
Danke Lothar Ich werde versuchen mit Kondensatoren die schon vorhanden sind, ein neues Breitbandiges, resonazarmes Array zusammen zu stellen, und mach einfach eine Vergleichsmessung. Und ich werde dann 3 x das gleiche verwenden! Meine Vorgänger haben da wahrscheinlich das Konzept von Prof. Dirks verfolgt. um Platz zu spaaren. Danke Anja Ich find dazu aber leider keinen Artikel (ohne Anmeldung)
>WANN hat er denn Nachrichtentechnik studiert? Gerade in den letzten >Jahren hat sich beim Layout sehr viel getan. Auch bei der Bauteilewahl. Diese bizarren Parallelkaskaden verwendet man heute immer seltener. Stattdessen kommen keramische Highcaps mit großer Kapazität und kleinster Bauform zum Einsatz, von denen auch gerne mal zwei identische parallel geschaltet werden. Aber das Layout hier ist sowieso ein Witz...
Die meisten Entwickler legen die Abblockkondis nach Gefühl ins System und Layout. Eigentlich hört sich das beschriebene nicht soooo schlecht an und das Layout sieht ok aus. Soweit man was erkennen kann ;-) Auch den langsamen I/O generell als i2c anzubinden, finde ich super. Leider war das aus Kostengründen nie bei mir der Fall. Das ist mein Eindruck. Ich habe die ganzen Dateien vom Dirks. Falls du welche nicht downloaden kannst. Es gibt aber auch noch viele andere Sachen im Net: 1. Handboof of black magic oder wie das heißt. 2. Hoffmann Hochfrequenztechnik Downloadbereich 3. www.cliftonlaboratories.com usw. Sowie unendliche Threads überall. Also Literatur bis zum Abwinken!
Angehängte Dateien:
-
parallel_caps.GIF
26 KB
>Meinst du wenn ich 680p/c0p, 10n/X7R, 100n/X7R, 4,7µ/X7R parallel >schliesse kann es zu resonanzen kommen? Ja. Im Anhang ist ein Beispiel gezeigt.
Das mit den Resonanzen kann auftreten, aber typischerweise haben solche Schaltungen Multilayer mit getrennten Versorgungslagen. Und die bilden einen recht guten, wenn auch kleinen Kondensator, der von den Resonanzen >200MHz nicht mehr viel übrig lässt. > die Kaskaden währen genau berechnet. Jo, kann man schon machen... Dazu braucht man aber mindestens das Layout und eigentlich auch die HF-Eigenschaften der Supply-Pins. Da glaube ich jetzt mal nicht dran. Und jetzt mal ehrlich: Die wirklich lästigen EMV-Probleme kommen doch heute nicht mehr von den x00MHz-Pulsen der Chips auf der Versorgungsspannung sondern entweder durch Signalleitungen (insb. Takte) oder Oberwellen der Schaltregler. Dagegen helfen weder kunstvolle Kaskaden noch 1000*100nF...
Ab ca. 100MHz ist die Platine eine Transmission-Line. Das fehlt in den ganzen gekünstelten Resonanzdiagrammen. Das ist wie Teufelsanbetung. Echter Schmarrn.
Die Resonanzen sind kein Problem, wenn man verlustbehaftete Kondensatoren verwendet (X7R, nicht aber CG0!). Leider gibt es bei Cs <1n kaum noch X7R. Dann lieber den kleinen weglassen. Außerdem, was du nicht siehst: Parallel zu den Gruppen liegt noch ein Plattenkondensator in der Größe von ca 5cm x 5cm, der zwischen der VCC und GND-Lage realisiert wird. Man verwendet dann eine FR4-Dicke von <100µm, um eine möglichst große Kapazität zu erzielen. Dieser ist ausreichend niederimpedant im Frequenzbereich oberhalb von 100...300MHz. Kemet hat (hatte?) zum Download ein Spiceprogramm, mit dem man den Einfluss der Parallelschaltung von deren Cs simulieren kann. Dann siehst du auch, warum das Parallelschalten auch von vielen 100n nur suboptimal ist. Sebastian Will schrieb: > Meine Vorgänger haben da wahrscheinlich das Konzept von Prof. Dirks > verfolgt. > um Platz zu spaaren. Ja, mit Sicherheit! Aber nicht um Platz zu sparen, sondern um eine optimale und niederimpedante Entkopplung bis in hohe Frequenzbereiche (1GHz und mehr) zu erhalten. Nachteil der Methode ist, dass man meist zusätzliche Lagen benötigt.
HildeK schrieb: > Aber nicht um Platz zu sparen, sondern um eine > optimale und niederimpedante Entkopplung bis in hohe Frequenzbereiche > (1GHz und mehr) zu erhalten Die 2-3 mm Bonddraht und Anschlußlänge bis zum Chip machen dir die Entkopplung bei 1GHz sofort wieder zunichte. Ich kann mir höchstens vorstellen daß bei korrekter Auslegung die HF-Abstrahlung über die Versorgungsleigungen für einzelne Frequenzen besser wird. HildeK schrieb: > Man verwendet dann eine FR4-Dicke von > <100µm, um eine möglichst große Kapazität zu erzielen. Wer garantiert Dir daß der Leiterplattenhersteller hier nicht schummelt? Für eine ordentliche Verpressung ohne großen Ausschuß brauchst du mindestens 2 Prepregs. Die Standard-Prepregs sind einzeln 100um dick. Es gibt zwar auch 50 oder 65um die sind aber deutlich teurer. Die Toleranzen beim Verpressen von 35um Kupferlagen in 100um Prepregs sind auch nicht ohne. Gruß Anja
Angehängte Dateien:
-
Layer.png
56 KB
Hier mal der Layer Stapel. Das Gerät befindet sich in einem massiven Alu-Gehäuse das über einen BF1206 47n/500V, X7R, 5% mit GND verbunden ist. In der 12V Zuleitung von aussen war kein Ferrit drin, hab da mal einen rein gemacht ;-) Das das VCC-Netzt abstrahlen kann ist mir klar. Das die GND-Planes abstralen können ist mir ein Rätsel. Der "Plane-Kondensator" hat wohl grosse Toleranzen. Die Fläche ist etwa 50cm² Euren Kommentaren zu folge würdet Ihr in diesem Fall keine c0p verwenden, wegen möglichen Resonanzen. Warum Kondensatoren mit decadischen Abstufungen gerne resonieren geht mir gerade auch nicht in den Kopf. Welche Kombinationen verwendet ihr so? Welche Teilungsverhältnisse sind günstig? Bitte verzeiht meine Leihenhaftigkeit! ;-)
>Das mit den Resonanzen kann auftreten, aber typischerweise haben solche >Schaltungen Multilayer mit getrennten Versorgungslagen. Und die bilden >einen recht guten, wenn auch kleinen Kondensator, der von den Resonanzen >200MHz nicht mehr viel übrig lässt. Ich habe mal genau das Gegenteil gelesen, daß nämlich diese "Plattenkondensatoren" verlustarm sind und gerade erst recht Resonanzen bilden sollen. >Ab ca. 100MHz ist die Platine eine Transmission-Line. Das fehlt in den >ganzen gekünstelten Resonanzdiagrammen. Das ist wie Teufelsanbetung. >Echter Schmarrn. Schreib doch keinen solchen Mist! Die Resoannzen treten doch nicht erst ab 100MHz auf, sondern schon weit darunter. Das kannst du in der Realität auch tatsächlich so messen. Aber du hast recht, die Resonanzen sind noch viel fieser, weil bei der Berechnung nicht alle Impedanzen berücksichtigt sind. >Die 2-3 mm Bonddraht und Anschlußlänge bis zum Chip machen dir die >Entkopplung bei 1GHz sofort wieder zunichte. Richtig. Aber ohne gute Entkopplung würde der Chip eben einen noch viel längeren "Bonddraht" sehen. >Die Resonanzen sind kein Problem, wenn man verlustbehaftete >Kondensatoren verwendet (X7R, nicht aber CG0!). Leider gibt es bei Cs ><1n kaum noch X7R. Dann lieber den kleinen weglassen. Es gibt ja sogar einige Publikationen, die empfehlen, an strategisch wichtigen Stellen auf der Platine statt Caps RC-Glieder zwischen die Versorgungslagen zu hängen, um die Resonanzen mit dem R zu bedämpfen. >Warum Kondensatoren mit decadischen Abstufungen gerne resonieren geht >mir gerade auch nicht in den Kopf. Diese Behauptung ist auch einfach nur Quatsch. >Welche Kombinationen verwendet ihr so? Welche Teilungsverhältnisse sind >günstig? Aucn wenn ich mich jetzt zum dritten Mal wiederhole: Ich würde identische keramische Highcaps verwenden. Etwas im µF-Bereich und im 0603-Gehäuse. An kritischen Stellen eventuell zwei davon parallel schalten. Was die Resonanzen dann klein hält, ist die große Gesamtkapazität, die dadurch zustande kommt.
Angehängte Dateien:
-
caps.png
9,5 KB
Anbei auszug aus dem Schaltplan, wie das momentan drinn ist. Also ich werde mal am Montag alle 12 Cap´s durch BF0603, 4,7µF/6,3V, X5R ersetzen. Und "versuchen" evtl. mit anglötetem BNC-Kabel und einem 3GHz Oszi und 50 Ohm terminierung an den Versorguns-Pins von diversen IC´s den Rippel zu Messen. Und wenn da tiefere Einbüche bei hohen frequenzen sind als beim Orginal (was ich nicht glaube) werde ich die Kombinatin 2x 4,7µX5R + 2x 10n/X7R pro Kaskade probieren. Kann doch nicht sein, das man bei banalen Versorgungsbypässen sich mit Maxwellschen Gleichungen rumschlagen muss... Ich will doch nur das es stabil läuft!
Angehängte Dateien:
-
Bottom.png
170 KB
Ach, und hier noch was zum schmunzeln. Was irgentwie auch nich so recht ins Bild passt. Die Bypässe der VCCIO für den USB controller mit Ferriten. Hab ich mal mit grünen pfeilen markiert. Die eine Leitung hat mindestens 10nH. Dann lieber direkt auf die Plane nageln.
Anja schrieb: > Die 2-3 mm Bonddraht und Anschlußlänge bis zum Chip machen dir die > Entkopplung bei 1GHz sofort wieder zunichte. Dass sie bei 1GHz nicht mehr optimal ist, gebe ich zu. Welche andere Methode ist denn dann besser? Was der Chiphersteller beim Bonden vermurkst hat, kann ich von außen sowieso nicht mehr retten. Dann helfen vermutlich nur noch Cs auf dem Chip-Interposer. > Ich kann mir höchstens vorstellen daß bei korrekter Auslegung die > HF-Abstrahlung über die Versorgungsleigungen für einzelne Frequenzen > besser wird. Entkopplung ist immer beides: eine niederimpedante Quelle für die Versorgungspins am Chip herstellen und unerwünschte Abstrahlungen über die Versorgungsleitungen zu verringern. > Wer garantiert Dir daß der Leiterplattenhersteller hier nicht schummelt? Ein seriöser Hersteller hat verschiedene Prepregs im Angebot und nimmt die, die ich bestelle. Wenn nicht, dann habe ich auch an anderer Stelle Probleme (bei Z-Leitungen z.B.). Da tut es meist mehr weh. Im Zweifel: Schliffe herstellen, messen und ggf. den Hersteller wechseln. > Für eine ordentliche Verpressung ohne großen Ausschuß brauchst du > mindestens 2 Prepregs. Die Standard-Prepregs sind einzeln 100um dick. Es > gibt zwar auch 50 oder 65um die sind aber deutlich teurer. Ich hatte schon LPs verwendet, die 70µ hatten. Ob das jetzt Core oder Prepreg war, weiß ich nicht mehr. Aber einmal 100µ Core geht auf jeden Fall, auch ohne viel Aufpreis. Dass das Ganze teurer wird, ist klar. Auch schon, weil es meist zwei Lagen mehr kostet. Meist ist aber auch der Unterschied, was man korrekterweise machen sollte und auf Grund unterschiedlichster Randbedingungen nur machen kann, so große, dass Kompromisse notwendig sind. Beispiele: - optimale Größe der Fläche - Position der Kondensatoren in der Flächenmitte - Dicke des Prepregs oder Cores zwischen VCC und GND - fehlende X7R-Werte - Firmenstandards im Layerstack - die Kosten - das Sieb, das bei der Verdrahtung von großen BGAs in den Flächen entsteht. Sebastian Will schrieb: > Der "Plane-Kondensator" hat wohl grosse Toleranzen. 20% -50% Toleranz spielen hier kein große Rolle. > Die Fläche ist etwa 50cm² Das ist zu groß. Damit reicht die Entkopplung nur bis wenige 100MHz.
Paralleli schrieb: >>Das mit den Resonanzen kann auftreten, aber typischerweise haben solche >>Schaltungen Multilayer mit getrennten Versorgungslagen. Und die bilden >>einen recht guten, wenn auch kleinen Kondensator, der von den Resonanzen >>200MHz nicht mehr viel übrig lässt. > > Ich habe mal genau das Gegenteil gelesen, daß nämlich diese > "Plattenkondensatoren" verlustarm sind und gerade erst recht Resonanzen > bilden sollen. Darüber kann man diskutieren. > >>Ab ca. 100MHz ist die Platine eine Transmission-Line. Das fehlt in den >>ganzen gekünstelten Resonanzdiagrammen. Das ist wie Teufelsanbetung. >>Echter Schmarrn. > > Schreib doch keinen solchen Mist! Die Resoannzen treten doch nicht erst > ab 100MHz auf, sondern schon weit darunter. Das kannst du in der > Realität auch tatsächlich so messen. Aber du hast recht, die Resonanzen > sind noch viel fieser, weil bei der Berechnung nicht alle Impedanzen > berücksichtigt sind. > Die Resonanzen erzeugst du doch erst mit ungeeigneten Kondis! Denn die Platine ist für eine Abstrahlung/interne Resonanz unterhalb 100MHz nicht groß genug. Daher nahm man früher auch so gerne die Tantals parallel zu ca. 50nF Kerkos. Der Tantal mit seiner geringen Induktivität terminiert über seinen ESR breitbandig die Chose. Ich fasste das unter dem Begriff Diplexer-Theorie schon öfters hier zusammen. Maximale Dämpfung hat man bei Anpassung der Wirkwiderstände, wobei wechselstrommäßig die erzeugenden Quellen (schaltende MOSFETs) negativen Widerstand haben, die Verbraucher in Form der ESRs positive Widerstände. Aufgrund der Nichtlinearität des Schaltvorgangs allerdings nicht einfach berechenbar. >>Die 2-3 mm Bonddraht und Anschlußlänge bis zum Chip machen dir die >>Entkopplung bei 1GHz sofort wieder zunichte. > > Richtig. Aber ohne gute Entkopplung würde der Chip eben einen noch viel > längeren "Bonddraht" sehen. > >>Die Resonanzen sind kein Problem, wenn man verlustbehaftete >>Kondensatoren verwendet (X7R, nicht aber CG0!). Leider gibt es bei Cs >><1n kaum noch X7R. Dann lieber den kleinen weglassen. > > Es gibt ja sogar einige Publikationen, die empfehlen, an strategisch > wichtigen Stellen auf der Platine statt Caps RC-Glieder zwischen die > Versorgungslagen zu hängen, um die Resonanzen mit dem R zu bedämpfen. > Ein Tiefpaß mit einem realen Wirkwiderstand ist billig und kennt keine Resonanz. Daher gerne gesehen. Zu Zeiten der Röhrenfernseher war das gängiges Wissen. >>Warum Kondensatoren mit decadischen Abstufungen gerne resonieren geht >>mir gerade auch nicht in den Kopf. > > Diese Behauptung ist auch einfach nur Quatsch. > Sicherlich zu sehr vereinfacht. >>Welche Kombinationen verwendet ihr so? Welche Teilungsverhältnisse sind >>günstig? > Für die Analyse ist die wirksame Induktivität entscheidend. > Aucn wenn ich mich jetzt zum dritten Mal wiederhole: Ich würde > identische keramische Highcaps verwenden. Etwas im µF-Bereich und im > 0603-Gehäuse. An kritischen Stellen eventuell zwei davon parallel > schalten. Was die Resonanzen dann klein hält, ist die große > Gesamtkapazität, die dadurch zustande kommt. Kann nach hinten losgehen. Es ist unsinnig zu große Kondensatoren einzubauen, da diese die Wahrscheinlichkeit für Resonanzen nur erhöhen. Man will keine Resonanzen, man will mit Kondis Spannungs einbrüche vermeiden. Die aber laufen anders ab.
>Die Resonanzen erzeugst du doch erst mit ungeeigneten Kondis! Richtig. >Daher nahm man früher auch so gerne die Tantals parallel zu ca. 50nF >Kerkos. Der Tantal mit seiner geringen Induktivität terminiert über >seinen ESR breitbandig die Chose. Ja, Tantals sind in dieser Hinsicht optimal. Leider vertragen sie Einschaltströme nicht so gut, was aber bei geschickter Schaltungsauslegung auch lösbar wäre. >Kann nach hinten losgehen. Es ist unsinnig zu große Kondensatoren >einzubauen, da diese die Wahrscheinlichkeit für Resonanzen nur erhöhen. "Große Kondensatoren" nur im Sinne von "großer Kapazität". Die Gehäusebauform muß dagegen so klein wie irgend möglich sein, damit die Caps ja auch bei sehr hohen Frequenzen noch entkoppeln können. Moderne keramische Highcaps bieten da beides, größte Kapazität bei kleinster Bauform. Große Kapazitäten helfen Serienresonanzen mit Leiterbahninduktivitäten zu vermeiden, weil das erforderliche R zur Resonanzbedämpfung gemäß SQRT(L/C) mit steigender Kapazität sinkt. Außerdem kann man mit großen Kapazitäten die Resonanzen oft in einen Frequenzbereich drücken, indem sie unkritisch sind. Ich arbeite viel mit 1GHz-OPamps. Da werden von den Herstellern oft die hier diskutierten Kaskadenschaltungen zum Entkoppeln empfohlen. Das Resultat ist notorische Schwingneigung, beispielsweise, wenn man einen Tastkopf mit seiner unvermeidlichen Lastkapazität an den Ausgang anschließt. Seit ich von diesen Empfehlungen abweiche und stattdessen zwei 2,2µF/10V/X7R/0603 Caps pro Versorgungspin nach Masse schalte, arbeiten die OPamps deutlich stabiler.
Was passiert denn, wenn du nur einen deiner Kondis verwendest? Das klingt doch etwas nach ausprobiert und dann beibehalten. Den Designvorlagen der Hersteller sollte man wenig trauen. Da gibts wohl mittlerweile auch viele Praktikanten. Es greift um sich.
Sebastian Will schrieb: > Ich will doch nur das es stabil läuft! Was ist eigentlich dein Problem? Sebastian Will schrieb: > Die Bypässe der VCCIO für den USB controller mit Ferriten. Der USB-Controller läuft nicht? Was tut da nicht?
Lothar Miller schrieb: > Sebastian Will schrieb: >> Ich will doch nur das es stabil läuft! > Was ist eigentlich dein Problem? Ich will die Positionen der Sückliste veringern. deshalb muss ich für die Kondensatoren andere Werte wählen. Ganz neben bei auch für kommende desings lernen. Einfach nur ausrechnen und messen ist doof, da kann ich Bautelistreuungen die dann doch mal Resonanzen erzeugen nicht ausschliessen. Das Prinzip muss klar sein. Früher hatten wir Tantals drauf. Wurden aus Kostengründen durch Elkos ersätzt, ohne die Kaskaden zu ändern. Ich muss meinem Cheff erklähren können, das die Änderung der Werte auf jeden fall keine negativen Auswirkungen haben. Lothar Miller schrieb: > Sebastian Will schrieb: >> Die Bypässe der VCCIO für den USB controller mit Ferriten. > Der USB-Controller läuft nicht? Was tut da nicht? Doch der läuft, oder sagen wir 49 von 50 laufen. War nur ein Beispiel für schlechtes routing. Auf dem Board ist nichts perfekt. Oh, diese schwarze Magie! >D Ich werde in LTSPICE mal versuchen Reelle Cap´s zu erstellen, und das Layout vereinfacht mit einzubauen und dann in der Simulation eine Resonanz erzeugen. Könnte vielleicht Aufschluss über "Go´s" und "No Go´s" geben.
Wenn ich 2 gleiche Cap´s parallel schalte, müsste die Resonanzferquenz doch nach hinten verschoben werden. (Skineffekt, Wirbelströme...) richtig?
Sebastian Will schrieb: > Kann doch nicht sein, das man bei banalen Versorgungsbypässen sich mit > Maxwellschen Gleichungen rumschlagen muss... das kann nie schaden... > Wenn ich 2 gleiche Cap´s parallel schalte, müsste die Resonanzferquenz > doch nach hinten verschoben werden. (Skineffekt, Wirbelströme...) > richtig? wenn du Pech hast, können das zwei gekoppelte Serienresonanzkreise parallel werden. Skineffekt und Wirbelströme dämpfen Resonanzen eher, wären also positiv. Die Aufgabe mit der C-Verteilung ist aber zu lösen, bevor die LP in die Serie geht. Wenn man es nicht rechnen kann, muss man halt messen. ------------------------ Ich habe meine Erfahrungen aus der Entwicklung von Breitband-Impulsverstärkern, [Vorgabe z.B. 30dB DC...2 Ghz flat, danach Bessel-Abfall]: Betrachtet die Abblock-Cs nicht als HF-Saugkreise, sondern lieber als niederohmige Speisespannungs-Stützbatterien. Leider haben die mechanischen Abmessungen auch Eigeninduktivität zur Folge, die nicht beliebig gedrückt werden kann, so dass jeder der Cs zum Einzel-Serienkreis wird. Also: Anschlussleitungen so viel und so dick und so kurz wie möglich und dort, wo viel Strom fließt, auch viel C, mit einer Feldonde kontrollieren, ob noch ein C zusätzlich parallel hilft, falls es kneift. XR7 ist nicht falsch, wenn bekömmlich. Und manchmal hilft auch 100 pF, nur es gibt halt kein universelles Kochrezept, was bei jedem Schaltungstyp funktioniert. Auszug aus einem IEEE-Paper von 1987, das Problem ist nämlich uralt: Abstract-The impedance of ceramic capacitors, made from different dielectric materials, was measured as a function of frequency from 1 MHz to 1 GHz. Most of the capacitors were of 0805 size and either end terminated or side terminated. The capacitance values ranged from a minimum of 50 pF to 100 nF. The high-frequency impedance measurements demonstrate that the inductance is a factor of two larger in endterminated than in side-terminated ceramic multtlayer capacitors of size 0805. The inductance measured by two independent methods is 0.7 nH for the side-terminated 0805 capacitors. The inductance is only dependent on the geometry of the capacitor and independent of the dielectric material used. The capacitance and, in turn, the dielectric constant, remains constant for Z5U and X7R materials up to 100 MHz. For NPO materials the dielectric constant remains constant up to 1 GHz.
Also, ich habe auch gelernt, dass Blockkondensatoren dicht an die Versorgungsspannungspins gehören, und zwar an jedes IC und jeden Pin, und ich wäre niemals auf die Idee gekommen, das in Frage zu stellen... Bis ich mal eine Prozessorkarte eines Voice-Mail-Systems gesehen habe: Ein riesiges Board mit - einem PowerPC 8260 drauf mit viel SDRAM, IDE-Schnittstelle zum Anschluss einer Festplatte, - Grafikcontoller für ein 1/4-VGA-Display und - 24 DSPs und auf diesem Board war kein einziger Blockkondensator drauf. Man hatte die Lagen innerhalb der Leiterplatte so aufgebaut, dass diese als ein einziger großer Blockkondensator wirkten. War echt beeindruckend. Das Board kostete zwar ein Vermögen, aber dafür haben sie mehr als 200 Blockkondensatoren und die doppelseitige Bestückung gespart.
Gregor B. schrieb: > Das Board kostete zwar ein Vermögen, aber dafür haben sie mehr als 200 > Blockkondensatoren und die doppelseitige Bestückung gespart. ;-)
Anja schrieb: > HildeK schrieb: >> Man verwendet dann eine FR4-Dicke von >> <100µm, um eine möglichst große Kapazität zu erzielen. > Wer garantiert Dir daß der Leiterplattenhersteller hier nicht schummelt? Das ist kein Problem: leg eine Lagentreppe in den Randbereich der Platine und du kannst das selber messen. > Für eine ordentliche Verpressung ohne großen Ausschuß brauchst du > mindestens 2 Prepregs. Das stimmt, aber wenn du für die Versorgungslagen einen Core nimmst, kannst du auch 50µm Core-Material bei 35µm Cu nehmen. (über und unter diese 50µm Core + 35µm Cu sollten dann natürlich mind. 2 Prepregs kommen) Gregor B. schrieb: > Das Board kostete zwar ein Vermögen, aber dafür haben sie mehr als 200 > Blockkondensatoren und die doppelseitige Bestückung gespart. Bei der oben beschriebenen Konstellation hätte ich eher um die 2000 gesparte Cs gerechnet ... ;) Gruss Uwe
@ Lothar Miller (lkmiller) Benutzerseite >> Das Board kostete zwar ein Vermögen, aber dafür haben sie mehr als 200 >> Blockkondensatoren und die doppelseitige Bestückung gespart. >;-) 8-0 Spare jederzeit, dann hast du immer Not.
Angehängte Dateien:
-
4c_2c.PNG
29 KB
>Was passiert denn, wenn du nur einen deiner Kondis verwendest? Die Serienseratzinduktivität eines 0603 Caps liegt bei knapp unter 1nH. Das sind gut 6R bei 1GHz. Parallelschalten eines weiteren Caps senkt diesen Wert. >Das klingt doch etwas nach ausprobiert und dann beibehalten. Oh ja, die Messreihen dazu im Temperaturschrank waren sehr aufwendig! >Ich werde in LTSPICE mal versuchen Reelle Cap´s zu erstellen, und das >Layout vereinfacht mit einzubauen und dann in der Simulation eine >Resonanz erzeugen. Vielleicht hilft dir die Simulation im Anhang.
der Innenwiderstand der Störquelle mit 1 kΩ gibt guten Überblick über die qualitativ zu erwartende Dämpfung, ist aber in praxi zu optimistisch. Das geht bei üblen Quellen bis in den mΩ-Bereich. Bezüglich der Anregung der Leiterstukturen würde ich auch lieber mit Parallelverlustwiderständen bei den Cs simulieren. Leider sind die meist gütebedingt frequenzabhängig und das muss man dem Simulator aufwendig beibringen.
>der Innenwiderstand der Störquelle mit 1 kΩ gibt guten Überblick über >die qualitativ zu erwartende Dämpfung, ist aber in praxi zu >optimistisch. Ich bin mir durchaus bewußt, daß diese Simulationen nur halbwegs die Realität wiederspiegeln, gerade bei höheren Frequenzen. Es ging hier nur darum, aufzuzeigen, daß überhaupt Resonanzen zustande kommen, weil viele Anfänger sich das überhaupt nicht vorstellen können. Bestimmte Resonanzen, vor allem die tiefliegenden kann man in der Praxis sehr gut nachmessen, auch in der konkreten Schaltung. Bei 1GHz-OPamps sieht man die Resonanzen aber in der Regel nur indirekt, am instabilen Verhalten bei Anschluß kapazitiver Lasten. Die Schaltung macht einfach nicht oder nur widerwillig was sie soll und zeigt eine ausgeprägte Schwingneigung. Ich will hier auch niemandem vorschreiben, wie er entkoppeln soll, sondern einfach nur meine überaschend guten Erfahrungen mit dem Parallelschalten identischer, sehr kleiner Caps großer Kapazität mitteilen. Was ihr daraus macht, ist euer Bier...
Falk Brunner schrieb: > @ Lothar Miller (lkmiller) Benutzerseite > >>> Das Board kostete zwar ein Vermögen, aber dafür haben sie mehr als 200 >>> Blockkondensatoren und die doppelseitige Bestückung gespart. >>;-) > > 8-0 > > Spare jederzeit, dann hast du immer Not. http://processors.wiki.ti.com/index.php/General_hardware_design/BGA_PCB_design/BGA_decoupling was man auch schön an den div. Teardowns sehen kann iPhone 4 http://guide-images.ifixit.net/igi/4uCC4kw4TneMNQRF.huge http://guide-images.ifixit.net/igi/IP1qEpYFQSSqwSbg.huge Palm Pre http://www.ifixit.com/Teardown/Palm-Pre-Teardown/809/3 Vom Autor des erwähnten "A Handbook of Black Magic" (High-Speed Digital Design), Howard Johnson, gibt es auch einige Artikel dazu http://www.sigcon.com/Pubs/pubsAlpha.htm u.a. http://www.sigcon.com/Pubs/news/1_17.htm "I discourage engineers from combining together different-valued capacitors if they share the same package format (for example, 0.1 uF and 0.001 uF, both in 1206-SMT packages). Since the lead inductances are the same, you aren't really buying anything at the high-frequency end that you wouldn't have gotten with just two of the larger-valued components in parallel.... By the way, The best method for controlling the resonances between sections of the power system is to buy cheap, low-Q bypass components in the first place."
Angehängte Dateien:
-
so_oder_so__nlich.png
73 KB
Danke! Arc Net, genau das hab ich gesucht, mein Bauch hatte mal wieder recht....xD jetzt sollte ich meine Leiterbahnen vermessen... Ich hoffe das geht mit Altium designer. und dann einfach "einfach" alle mit 4µ7 bestücken 0603 X7R oder X5R und impedanzen von den 2x 470µ Panasonic FR ? oder FC? gegebenenfalls Anpassen, mit wiederstand. So das die zwei sich nich ins Gehege kommen. Die kleinen Cap´s mit dem induktiven Parasit der Grossen. Und den Rest gibts vielleicht bei der nächsten Revision.
Angehängte Dateien:
-
Powernetwork.png
83 KB
Das Bild sollte ungefair dem entsprechen, was ich auf meinem Board hab.
>und dann einfach "einfach" alle mit 4µ7 bestücken 0603 X7R oder X5R und >impedanzen von den 2x 470µ Panasonic FR ? oder FC? gegebenenfalls >Anpassen, mit wiederstand. So das die zwei sich nich ins Gehege kommen. >Die kleinen Cap´s mit dem induktiven Parasit der Grossen. Ich möchte dir nicht zu nahe treten, Sebastian, aber ich glaube nicht, daß deine Simulation auch nur ansatzweise das reale Verhalten widergibt. Abdul hat ja schon kurz was über Transmission-Lines erwähnt. Die fehlen hier völlig. Außerdem sind die ESR der einzelnen Caps VIEL zu klein. Nein, die vollständige Simulation einer ganzen Leiterplatte mit all ihren Impedanzen und Bauteilen ist doch WESENTLICH komplizierter als hier dargestellt. In heiklen, gemischt digital analogen Schaltungen gehe ich übrigens einen anderen Weg, der sich auch deutlich leichter simulieren läßt: Ich habe keine Caps an den Versorgungsspannungsanschlüssen, sondern Pi-Filter. Dadurch fließen auf den Versorgungsleitungen keine HF-Ströme mehr, sodaß auf Vcc-Planes verzichtet werden kann. Stattdessen verwende ich mehrere durchgehende Masse-Planes. Für die Pi-Filter verwende ich keramische Highcaps kleinster Bauform und höchster Kapazität und für das Serienglied eine Ferrite-Bead. Manchmal schalte ich der Ferrite-Bead noch einen 1...4R7 Widerstand in Serie, um die Resonanz des Pi-Filters zu unterdrücken. Die Pi-Filter konzentrieren zusätzlich die Masserückströme der Versorgungsspannungsentkopplungen auf engbegrenzte Areale, sodaß weiter entfernte Bereiche der Massefläche, insbesondere die der analogen Schaltungsstufen, wesentlich beruhigter sind. Diese Technik ermöglicht es, analoge und digitale Schaltungsstufen auf einer einzigen, durchgehenden Massefläche aufzubauen. Mit dieser Technik kann ich analoge Signale von 50nV (Nanovolt!), schnelle 12bit-ADCs, einen schnellen µC und eine RS485-Schnittstelle auf ein und demselben Board aufbauen, ohne daß die analoge Signalverarbeitung darunter leidet.
Angehängte Dateien:
-
Powernetwork.png
83 KB
Ja das stimmt. Bei neuen Desings werde ich noch mehr Gehirnschmalz reinstecken. Von dem Gerät sind ca. 3000 Stück seit 3 Jahren im Einsatz, und ich kann das jetzt nicht alles neu routen. Auch wenn die Werte immer noch nicht ganz stimmen, so stimmt es mich zumindest zuversichtlich, das das Bestücken der Kaskaden, durch gleiche 4µ7/0603/X5R Cap´s keine Verschlechterung darstellt. Wie gesagt, ich hab das nicht verbrochen, und die von ti beschriebene Methode war mir eigentlich klar. Deshalb hat mich dieses Desing auch so verwundert. Anbei nochmal die Schaltung etwas übersichtlicher. Über Transmissionlines muss ich mich noch belesen, bevor ich die in LTSPICE einsetzen kann. Ich werde das natürlich testen, bevor wir die nächsten 500 bestellen. (so gut wie ich kann)
>Auch wenn die Werte immer noch nicht ganz stimmen, so stimmt es mich >zumindest zuversichtlich, das das Bestücken der Kaskaden, durch gleiche >4µ7/0603/X5R Cap´s keine Verschlechterung darstellt. Ich kenne jetzt deine Schaltung nicht. Aber eine Verschlechterung ist wirklich kaum zu erwarten. >Wie gesagt, ich hab das nicht verbrochen, und die von ti beschriebene >Methode war mir eigentlich klar. Deshalb hat mich dieses Desing auch so >verwundert. Wie gesagt, früher gab es die Caps mit größerer Kapazität nicht in kleiner Bauform and da mußte man kaskadieren. >Anbei nochmal die Schaltung etwas übersichtlicher. >Über Transmissionlines muss ich mich noch belesen, bevor ich die in >LTSPICE einsetzen kann. Bei dem Konzept mit den Pi-Filtern sind Transmission-Lines nicht notwendig, weil dort zwischen den Pi-Filtern auf der Platine keine HF-Ströme mehr fließen...
Paralleli schrieb: > Bei dem Konzept mit den Pi-Filtern sind Transmission-Lines nicht > notwendig, weil dort zwischen den Pi-Filtern auf der Platine keine > HF-Ströme mehr fließen... Wo liegt nun das Pi-Filter? Du beschreibst nur ein L-Glied. Trennst du außer VCC auch GND auf und hast dort ebenso eine Ferritperle? Dann bleibt aber noch die Kopplung der Signalleitungen. Im Prinzip mache ich das so bei empfindlichen RF-Schaltungen. Durch Auftrennen der Masseverbindung läßt sich der Störabstand wesentlich erhöhen. Man muß dann natürlich aufpassen WO man das Scope anklemmt. Aber gerade wenn ein PC mit dranhängt zwecks Weiterverarbeitung der digitalen Daten, ist diese Technik sehr günstig gegenüber der massiven Gleichtaktstörungn aus dem PC. Für schnelle Digitalschaltungen bin ich aber immer den Weg zweier dedizierter Power-Planes gegangen. Allenfalls für empfindliche Bereiche wie Ethernet-PHY dann eine getrennte Masse-Plane.
>Wo liegt nun das Pi-Filter? Du beschreibst nur ein L-Glied. Direkt am Vcc-Pin des Chips und zwar alle Bauteile des Pi-Filters. Der Chip sieht direkt einen Cap nach Masse. Das Pi-Filter besteht also links und rechts aus einem Cap, mit einer Ferrit-Perle als Serienglied: CLC. >Trennst du außer VCC auch GND auf und hast dort ebenso eine Ferritperle? Nein, ich trenne nur die Versorgungsspannung(en) auf. Die Masse lasse ich unangetastet. >Dann bleibt aber noch die Kopplung der Signalleitungen. Richtig. Die sollte man natürlich etwas abseits von analogen Bereichen verlegen. Die durchgehende Massefläche unter den digitalen Signalleitungen bewirkt aber, daß die hochfrequenten Masserückströme sowieso nur direkt unter der Signalleitung in der Massefäche fließen, also kaum ein "spreading" entsteht. Hier hast du genau deine Transmission-Lines, die sich automatisch Pfade niedrigster Induktivität suchen. >Im Prinzip mache ich das so bei empfindlichen RF-Schaltungen. Durch >Auftrennen der Masseverbindung läßt sich der Störabstand wesentlich >erhöhen. Interessant: Philips hat mal eine App-Note über Videoschaltungen veröffentlicht, in der sie etwas ähnliches empfohlen haben. >Für schnelle Digitalschaltungen bin ich aber immer den Weg zweier >dedizierter Power-Planes gegangen. Ja, das soll dort günstiger sein. Ich habe beruflich allerdings immer mit analog digital gemischten Schaltungen zu tun und verwende eigentlich nie Power Planes.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.