std_logic( unsigned) Index

[olpo (Gast)]

Moin,

mein Code funktioniert nicht:

cnt : unsigned( 7 downto 0);
stream : std_logic(31 downto 0);

...

stream( cnt*2 downto cnt-1); -- so ähnlich

Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu 
funktionieren.

Warum nicht, und wie geht's richtig?


PS: bin ein bißchen im Stress..

[Klaus F. (kfalser)]

stream( to_integer(cnt)*2 downto to_integer(cnt)-1);

oder so ähnlich

[Klaus F. (kfalser)]

cnt zählt aber bis 255 und dein Stream Vektor geht nur bis 31.

Willst Du das?

[olpo (Gast)]

perfekt. Danke

[olpo (Gast)]

Noch 'ne Frage:

cnt : unsigned(7 downto 0);

cnt <= 15 - cnt; -- ZONK!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

olpo schrieb:
> Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu
> funktionieren.
> Warum nicht
Weil bei VHDL alle Indices immer integer sein müssen.

> und wie geht's richtig?
Vektoren erst mal nach integer konvertieren.

olpo schrieb:
> cnt <= 15 - cnt; -- ZONK!
Was ZONK?

[D. I. (Gast)]

Lothar Miller schrieb:
> Was ZONK?

Den bekommt man wenn man bei Jörg Draeger aufs Ganze gegangen ist ;)