Gast
#2643709
Moin, mein Code funktioniert nicht:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu funktionieren. Warum nicht, und wie geht's richtig? PS: bin ein bißchen im Stress..
|
Anzeige
|
std_logic( unsigned) Index
Gast
#2643709
Moin, mein Code funktioniert nicht:
Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu funktionieren. Warum nicht, und wie geht's richtig? PS: bin ein bißchen im Stress.. stream( to_integer(cnt)*2 downto to_integer(cnt)-1); oder so ähnlich cnt zählt aber bis 255 und dein Stream Vektor geht nur bis 31. Willst Du das?
Gast
#2643729
perfekt. Danke
Gast
#2643735
Noch 'ne Frage:
olpo schrieb: > Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu > funktionieren. > Warum nicht Weil bei VHDL alle Indices immer integer sein müssen. > und wie geht's richtig? Vektoren erst mal nach integer konvertieren. olpo schrieb: > cnt <= 15 - cnt; -- ZONK! Was ZONK?
Gast
#2644607
Lothar Miller schrieb: > Was ZONK? Den bekommt man wenn man bei Jörg Draeger aufs Ganze gegangen ist ;) Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|