Ich brauche eine einiger massen leistungsstarke (3A) aber dennoch sehr ruhige Spannungsversorgung für eine Spezialanwendung. Leider ist der Verbraucher recht dynamisch im Strombedarf (ja richtig, ein FPGA) daher muss die Spannungsquelle schnell regeln. Mit den typischen Schaltreglern, mit denen ich FPGAs versorge, komme ich da nicht hin, auch die Dämpfung der Linearregler ist mir gfs zu wenig. Kann ich davon ausgehen, dass ich gut fahre, wenn ich zwei Linearregler in Reihe schalte, oder beeinflussen die sich am Ende negativ? Ich würde gerne aus einem 5A-Schaltregler zu 7,5V, den ich schon habe und kenne, einen 4A-tauglichen Linearregler mit 5V beschicken, über Drosseln dämpfen und daraus superglatte 3,3V zaubern. Wenn machbar, 6V auf 4,5V und daraus dann die 3,3V bin aber nicht sicher, ob dazu die Regelreserven reichen. Frage: Ist das eine gute Idee? Ist das mit den Drosseln ein gute Idee? Oder schiesse ich mir dabei ins Bein, wenn der Strom dynamisch wird? Der kann zwischen 1A und 3A im FPGA pulsen.
Wieso braucht ein FPGA eine so glatte Versorgungsspannung, dass ein Schaltregler mit vernünftigem LC-Filter das nicht hinbekommt?
Weltbester FPGA-Pongo schrieb im Beitrag #2677695: > Ich brauche eine einiger massen leistungsstarke (3A) aber dennoch sehr > ruhige Spannungsversorgung für eine Spezialanwendung. Wie "ruhig"? Bitte Daten! > Kann ich davon ausgehen, dass ich gut fahre, wenn ich zwei Linearregler > in Reihe schalte, oder beeinflussen die sich am Ende negativ? Du faehrst damit nicht schlechter als mit einem einzigen Linearregler. > Ich würde gerne aus einem 5A-Schaltregler zu 7,5V, den ich schon habe > und kenne, einen 4A-tauglichen Linearregler mit 5V beschicken, über > Drosseln dämpfen und daraus superglatte 3,3V zaubern. Oben scheibst Du noch von einem Linearregler! > Frage: Ist das eine gute Idee? Erklaere erst mal, was Du brauchst, was Du meinst, warum..... > Bein, wenn der Strom dynamisch wird? Der kann zwischen 1A und 3A im FPGA > pulsen. Mit 1..3A pinkelst Du weder einem Schaltregler mit Nachbeschaltung, noch einem Linearregler "einiger massen" ans Bein. Gruss Michael
Der dynamische Strombedarf kommt normalerweise aus Kondensatoren. Man muss nur etwas tiefer in die Kasse greifen und kann sich dann vielleicht 6.3V 100uF Keramische leisten, die bringen fast beliebig viel Strom...
... schrieb: > Der dynamische Strombedarf kommt normalerweise aus Kondensatoren. Man > muss nur etwas tiefer in die Kasse greifen und kann sich dann vielleicht > 6.3V 100uF Keramische leisten, die bringen fast beliebig viel Strom... So richtig arm wird man da aber auch nicht bei: http://www.reichelt.de/Vielschicht-SMD-G1206-High-Cap/X5R-G1206-100-6/3/index.html?;ACTION=3;LA=2;ARTICLE=89744;GROUPID=4340;artnr=X5R-G1206+100%2F6; Besser ist es noch wenn man mehrere kleinere (so z.B. 10µ oder 22µ) parallelschaltet. Man sollte aber aufpassen daß der Spannungsregler davor einem das nicht übelnimmt, im Datenblatt sollte angegeben sein wie groß die Kapazitäten sein dürfen daß er stabil bleibt. Warum der FPGA allerdings so "ruhig" versorgt werden soll ist mir noch nicht ganz klar. Normal sind die FPGAs doch richtige "Dreckschleudern" und wenn ich was analoges in der Nähe habe, sollte ich dessen Versorgung tunlichst trennen. Den FPGA selbst ruhig zu bekommen dürfte nicht unbedingt der einfachste Ansatz sein.
... schrieb: > Der dynamische Strombedarf kommt normalerweise aus Kondensatoren. Man > muss nur etwas tiefer in die Kasse greifen und kann sich dann vielleicht > 6.3V 100uF Keramische leisten, die bringen fast beliebig viel Strom... Nun ja. 1A um genau zu sein. Für mehr taugt ein einzelner nicht.
Dem OP ist wahrscheinlich nur das Layout mit den x-Stück 100nF Kondensatoren zu schwierig/zu kompliziert und glaubt, er könnte das jetzt durch eine völlig crazy Spannungsversorgung kompensieren. Ich hab aber tatsächlich mal ein Layout mit einem Blackfin DSP gesehen, bei dem sie direkt am IC auch keine 100nF Kondensatoren hatten. Stattdessen gab es in der Nähe ein 100nF-C-Grab ... Schön sauber angeordnet 10-15 Stück oder so ... Sowas geht aber wohl nur mit Multilayer ...
Mampf F. schrieb: > Stattdessen gab es in der Nähe ein 100nF-C-Grab ... Schön sauber > angeordnet 10-15 Stück oder so ... LOL!
ML mit kapazitiv wirkenden dünnen Innenlagen. Funktioniert so ab ca. 100MHz.
Gerd E. schrieb: > Warum der FPGA allerdings so "ruhig" versorgt werden soll ist mir noch > nicht ganz klar. Weil seine Funktionen analog genutzt werden sollen. > sollte ich dessen Versorgung tunlichst trennen. die sind auch getrennt, nur der FPGA muss dennoch an einigen Bänken sehr sauber versorgt werden, weil statisch anliegende Ausgangszustände, die sich mehrere Takte lang nicht ändern, voll stabil bleiben müssen. Sie wirken auf Analogschalter, die sehr kleine Signale schalten. > Den FPGA selbst ruhig zu bekommen dürfte nicht > unbedingt der einfachste Ansatz sein. Der ist still, wenn ich es ihm sage.
Hallo Gerd, >> Warum der FPGA allerdings so "ruhig" versorgt werden soll ist mir noch >> nicht ganz klar. > Weil seine Funktionen analog genutzt werden sollen. > >> sollte ich dessen Versorgung tunlichst trennen. > die sind auch getrennt, nur der FPGA muss dennoch an einigen Bänken sehr > sauber versorgt werden, weil statisch anliegende Ausgangszustände, die > sich mehrere Takte lang nicht ändern, voll stabil bleiben müssen. > > Sie wirken auf Analogschalter, die sehr kleine Signale schalten. Von der Idee, die Digitalmasse so ruhig zu bekommen, daß Du dort sehr empfindliche Analogsignale verarbeiten kannst, halte ich nicht besonders viel (ich gehe davon aus, daß Du schon Versuche unternommen hast und der FPGA tatsächlich Probleme bereitet). Ich hatte ähnliche Probleme mit Ultraschallsignalen (im µV-mV-Bereich) und Mikrocontrollern. Da die Ultraschallsignale sehr stark verstärkt werden (bis 60dB), sah man auf ihnen jeden Schaltvorgang der Mikrocontroller. Wenn Du mehr über die Details erzählst, kann ich spezifischer antworten. Daher hier nur grundsätzliche Anmerkungen: Eine Möglichkeit, das Problem zu umgehen, ist die Nutzung verschiedener Versorgungsspannungen für Analog- und Digitalteil. Wahrscheinlich ist es auch günstig, die Masseflächen voneinander zu trennen, damit die transienten Digitalströme nicht über die analoge Massefläche laufen und dort Spannungsabfälle verursachen. Geeignete Schalter erkennst Du daran, daß sie sowohl einen Anschluß für eine analoge, als auch für eine digitale Masse haben. Bei Analog Devices solltest Du fündig werden. Analog- und Digitalmasse gehören an einem Punkt miteinander verschaltet. Achte auf einen ausreichenden Abstand beider Flächen (aufgrund der kapazitiven Kopplung) und erwäge den Einsatz von Ferritperlen, wo es Dir sinnvoll erscheint. Viele Grüße Michael
Was Du unten schreibst, ist alles passiert. Mache ich auch sonst so. Ich habe fast jedem Baustein seine eigene Versorgung verpasst. Analogschalter sind drin, aber die haben eine begrenzte Dämpfung von ca 50dB. Es geht jatzt einfach darum, die Spannungsversorungen glatt zu kriegen. Batterien scheiden aus. >Ich hatte ähnliche Probleme mit Ultraschallsignalen Ich gehe davon aus, dass der Controller elektrisch und nicht akustisch eingekoppelt hat? >(im µV-mV-Bereich) Ich messe hier nv! und suche Signale im Rauschen.
Hallo, > Es geht jatzt einfach darum, die Spannungsversorungen glatt zu kriegen. > Batterien scheiden aus. > >>Ich hatte ähnliche Probleme mit Ultraschallsignalen > Ich gehe davon aus, dass der Controller elektrisch und nicht akustisch > eingekoppelt hat? Der Controller war zum Umschalten der einzelnen Kanäle. Die Ultraschallsignale sind alle schon auf elektrischer Ebene. >>(im µV-mV-Bereich) > Ich messe hier nv! und suche Signale im Rauschen. Umso mehr Informationen benötigt jeder, der Dir helfen soll. nV hat verschiedene Schwierigkeitsgrade: - Wieviel nV: 1, 10, 100, 999nV? - Welche Bandbreite und Frequenz (breitband oder Messung über PLL) - Was hast Du bisher unternommen, wie äußert sich das Problem (wie stark verrauscht/vertaktet ist die Spannungsquelle, wie weit soll es runtergehen) - Welche Anwendung hat das Ganze? - Wie sieht der Leiterplattenaufbau/Massefläche/Abstand der Masseflächen usw. aus? Wenn Du die Störfrequenz des FPGA kennst, kannst Du ganz gezielt nach geeigneten Bauteilen schauen: - Entstörkondensatoren, die an genau dieser Frequenz in Serienresonanz gehen - Ferritperlen, die genau diese Frequenz am besten entstören. Manchmal hilft es auch, Bauteile über einen kräftigen OPV (anstelle eines Linearreglers) zu versorgen, damit die Spannung stabil bleibt. Viele Grüße Michael
Analogschalter haben eine Kennzahl, die nennt sich Charge injection. Dh bei jedem Schalten wird dem zu schaltenden Signal diese Charge aufgedrueckt. Deshalb sollte man vor dem Schalten schon mal verstaerkt haben. Es gehr um einen Lock-in, aka Synchrongleichrichter, Ja da sollte man schon vor dem Gleichrichten 40- 60 dB AC verstaerken.
Man kann die Schaltsignale von einen FPGA generiert haben, ohne sich den ganzen Siff aufladen zu muessen. Das geschieht durch raeumliches Trennen der Funktionalitaet auf der Leiterplatte und Filterung der Signale
Weltbester FPGA-Pongo schrieb im Beitrag #2724685: > Sie wirken auf Analogschalter, die sehr kleine Signale schalten. Zac Hobson schrieb: > Das geschieht durch raeumliches Trennen > der Funktionalitaet auf der Leiterplatte und Filterung der Signale Man kann die Analogschalter auch durch Optokoppler u.a. galvanisch trennen und eigene Versorgung vorsehen. MfG
Nee. Optokoppler braucht zuviel Strom, das schaedigt die Speisung. Dann besser quer uber die Leiterplatte hinweg LVDS, das sind nur 3mA differentiell mit 100mV Hub.
Abdul K. schrieb: > Nun ja. 1A um genau zu sein. Für mehr taugt ein einzelner nicht. Das siehst du ein bissel falsch. Bei einem meiner Geräte werkeln 4x 22uF/25 als sekundäre Glattmacher für einen Regler 10 Volt / 12 Ampere. Hatte früher dort 220 uF Low ESR Tantal drin, bis die unbezahlbar wurden. Die keramischen 22/25 im 1210 tun's prima und sind erwiesenermaßen besser als die vorherigen Tantals -auch füe Ströme jenseits von 3 Ampere. Für den Jungen, der sein FPGA ruhig stellen will, wären ein paar verteilte 10u/10V im 0805 eher geeignet, die sind spottbillig. Aber er wird wie alle hier in diesem Forum das Pferd verkehrt herum aufzäumen und sich zuvor keine Gedanken gemacht haben, wo genau und warum er überhaupt ne rauscharme Versorgung braucht. Für ein FPGA braucht man so etwas jedenfalls nicht. Allenfalls für einen vorgeschalteten ADC, wenn er ein Software-Radio basteln will. Und dafür sollte ein simpler Tiefpaß aus C-L-C ausreichen, um die Bandbreite auf ein paar kHz zu senken und damit die HF-Gefilde rauschfrei zu bekommen. W.S.
Angehängte Dateien:
-
temp.GIF
8,2 KB
wg.: 100uF, 6.3V Vorsicht mit den Teilen. Wie ja die meisten wissen ist die Kapazitaet der Klasse2-Keramiken nicht Linear. Ich hatte frueher immer gedacht nur die Y5U und Z5U-Keramiken waeren extrem was das angeht, aber die "guten" X7R und X5R-Keramiken sind genauso schlimm. Insbesondere die CeraCaps besonders kleiner Bauform (in Relation zu C*Vnenn) haben katastrophale Kennlinien. Die des oben verlinkten Kondis habe ich mal herausgesucht, siehe Anhang. Natuerlich sind 20% von 100uF immernoch viel und wenn man auf geradewohl die Platine damit zupflastert (Motto : viel hilft viel) kann man damit nix verkehrt machen. Vorsicht ist jedoch geboten, wenn man sich eine bestimmte (Mindest-)Kapazitaet errechnet hat und diese dann auch wirklich haben musz/will.
Dieter G. schrieb: > Ich hatte frueher immer gedacht nur > die Y5U und Z5U-Keramiken waeren extrem was das angeht... [X5R u. X7R > jedoch nicht] Der Mist steht uebrigens auf Wiki. Die dortige Darstellung, die suggeriert dasz die Spannungsabhaengigkeit der Kapazitaet bei X7R so ca. -15% bei vollem DC-bias betraegt, die von Y5V dagegen 60%, ist aber falsch. Empirisch habe ich herausgefunden (Quellen : techn. Daten von TDK- und Murata), dasz dies bei Klasse2-Kondis Abhaengig von der (volumengezogenen) Kapazitaetsdichte ist.
P.S.: bin gespannt wann endlich der erste 22000µF CeraCap in 0402 mit 100mV Nennspannung herauskommt :D
@Weltbester FPGA-Pongo fuer dich gilt meine Warnung uebrigens nicht ! Nimm auf der vorhandenen Flaeche besser viele Kondis kleiner Bauform als wenige grosze, denn viele Kleine haben sowohl pro Kondensator und vor allem insgesamt viel weniger parasitaere Induktivitaet. Zudem erzielst du (hoechstwahrscheinlich) insgesamt durch die groeszere Stueckzahl mehr Gesamtkapazitaet, auch wenn von jedem einzelnen weniger uebrigbleibt wenn sie ge-biased sind.
Ich hatte mal ein ähnliches Problem. Dabei hat der FPGA bis zu einem Trigger nichts gemacht. Erst mit dem Trigger wurden Ausgänge mit hohen Frequenzen für eine gewisse Zeit geschaltet, also Burst. Nur ein Gedanke: Das Problem scheint nicht der Strom sondern die Dynamik des Stroms zu sein. Du könntest auch eine Dummyload an freie Pins machen. Die Dummyload sollte kapazitiv/induktiv/resistiv der eigentlichen Last ähneln. Die Dummyload wird immer bedient, wenn der eigentliche Ausgang nichts zu tun hat. Sobald der eigentliche Ausgang benötigt wird, schaltest du die Dummyload aus. In anderen Worten: Der FPGA sieht immer die gleiche Belastung, einmal ist sie der eigentliche Ausgang ansonsten die Dummyload. Ob es besonders "grün" ist, steht auf einem anderen Blatt :-)
Hallo nochmal, >>(im µV-mV-Bereich) > Ich messe hier nv! und suche Signale im Rauschen. mir fällt in dem Zusammenhang noch ein, daß Du einmal anhand der Cramer-Rao-Grenze abschätzen solltest, ob Du überhaupt eine Chance hast, die Signale zu finden. Viele Grüße Michael
Naja. Mit dem Frequenzverhaeltnis des Lock-in kann man das Signal auch sowaeit aus dem Rauschen hervorziehen. Also entweder Beobachtungsbandbreite runter oder Modulationsfrequenz rauf.
>> sollte ich dessen Versorgung tunlichst trennen. > die sind auch getrennt, nur der FPGA muss dennoch an einigen Bänken sehr > sauber versorgt werden, weil statisch anliegende Ausgangszustände, die > sich mehrere Takte lang nicht ändern, voll stabil bleiben müssen. > > Sie wirken auf Analogschalter, die sehr kleine Signale schalten. Nochmal mit meinen Worten zusammengefasst um sicherzustellen, daß wir uns da nicht falsch verstehen: Dein FPGA gibt an einigen Bänken Signale aus. Diese Signale werden verwendet um Analogschalter zu steuern. Die Analogschalter haben von ihrem Steuereingang zum Ausgang zwar eine deutliche Dämpfung der Störungen, das ist für die Anwendung aber dennoch zu viel. Warum willst Du jetzt FPGA-Ausgang und Analogschalter-Eingang unbedingt direkt miteinander verbinden? Ich würde da einfach nen Puffer (z.B. 74xx14) dazwischensetzen und dessen Spannungsversorgung dann sauber filtern. Wenn Du jetzt nicht gerade die 74AC-Serie nimmst schaltet der Puffer viel langsamer und friedlicher als es die ganze Bestandteile Deines FPGAs tun. Die Versorgung des Puffers sollte damit leichter zu filtern sein. Die Masse von FPGA, Puffer und Analogschalter ist die selbe. Nur würde ich bei der Masseführung aufpassen, daß sich die nur an einem Sternpunkt treffen.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.