VHDL Grundlagen: getaktete und kombinatorische prozesse

Vital Gast #2701987
Lesenswert?
• ▲
▼ 
Hallo Alle!

in meinem Design habe ich nur eine grosse Statemaschine.
Mein Design klappt auch soweit (erstmal reine Simulation).

Aber! Alle Projekte, die ich bis jetzt gesehen habe, verwenden mehrere
kleinere Statemaschines und reine kombinatorische Logik dazwischen.

Meine Frage ist:
erreicht man damit nur bessere Übersicht oder gibt es andere Vorteile?

Gruß
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #2702088
Lesenswert?
• ▲
▼ 
Vital schrieb:
> Meine Frage ist:
> erreicht man damit nur bessere Übersicht oder gibt es andere Vorteile?
http://www.lothar-miller.de/s9y/archives/43-Ein-oder-Zwei-Prozess-Schreibweise-fuer-FSM.html
Und als Ausgangsbasis:
http://www.lothar-miller.de/s9y/categories/34-Getakteter-Prozess

> gibt es andere Vorteile?
Du fängst dir am Anfang mit rein getakteten Prozessen eher mal einen 
Takt Latency ein. Das gibt sich dann aber mit der Zeit...  ;-)
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren