VHDL Grundlagen: getaktete und kombinatorische prozesse

[Vital (Gast)]

Hallo Alle!

in meinem Design habe ich nur eine grosse Statemaschine.
Mein Design klappt auch soweit (erstmal reine Simulation).

Aber! Alle Projekte, die ich bis jetzt gesehen habe, verwenden mehrere
kleinere Statemaschines und reine kombinatorische Logik dazwischen.

Meine Frage ist:
erreicht man damit nur bessere Übersicht oder gibt es andere Vorteile?

Gruß

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Vital schrieb:
> Meine Frage ist:
> erreicht man damit nur bessere Übersicht oder gibt es andere Vorteile?
http://www.lothar-miller.de/s9y/archives/43-Ein-oder-Zwei-Prozess-Schreibweise-fuer-FSM.html
Und als Ausgangsbasis:
http://www.lothar-miller.de/s9y/categories/34-Getakteter-Prozess

> gibt es andere Vorteile?
Du fängst dir am Anfang mit rein getakteten Prozessen eher mal einen 
Takt Latency ein. Das gibt sich dann aber mit der Zeit...  ;-)