Was passiert bei einem Schieberegister wenn alle Bits durchgeschoben sind?

[Wolfgang M. (procrash)]

Der Titel stellt ja eigentlich schon die Frage. Was ich wissen will ist 
welches Bit liegt am Ausgang an wenn der Takt weiter zählt.
Wäre da ne 0 vorzufinden? Oder bekomme ich immer den Wert vom 7. Bit?

[Tom (Gast)]

Es gibt keinen Zustand bei dem "alle Bits durchgeschoben sind". Bei 
jedem Takt wird ein Bit durchgeschoben und das zuerst eingeschobene Bit 
"verlässt" das Register.
Bei jedem Takt liegen am Eingang entweder 0 oder 1 an. (Ob 0 oder 1 
anliegen verrät Dir Deine externe Beschaltung und das verwendete 
Schieberegister.....)

[Ralph (Gast)]

Das kommt ganz darauf an was du da machst.

zb:
1. der Ausgang ist auf den Eingang gekoppelt.
   Bei 8 Bit Schieberegisters ergibt das nach 8 Schiebungen der gleiche 
Inhalt im Register steht wie vor der 1. Schieben.

2. der Eingang ist fest auf "0" geschaltet.
   Nach 8 Schiebungen steht im Register in jedem Bit eine "0"

3. der Eingang ist fest auf "1" geschaltet.
   Nach 8 Schiebungen steht im Register in jedem Bit eine "1"

Jetzt kannst du dir Aussuchen, welche Beschaltung bei dir vorliegt.

[Hannes J. (Firma: _⌨_) (pnuebergang)]

Das letzte Bit fällt hinten raus und knallt hart auf die Betondecke. 
Damit das nicht passiert musst du was zum Abfedern unter den Pin legen.

[Michael H. (michael_h45)]

Wolfgang Meyerle schrieb:
> Der Titel stellt ja eigentlich schon die Frage. Was ich wissen will ist
> welches Bit liegt am Ausgang an wenn der Takt weiter zählt.
> Wäre da ne 0 vorzufinden? Oder bekomme ich immer den Wert vom 7. Bit?

Steht alles hier: Schieberegister: Funktionsweise

[Wolfgang M. (procrash)]

Normales Schieberegister ist klar. Ich meine ein PISO Schieberegister...

[Dietrich L. (dietrichl)]

Wolfgang Meyerle schrieb:
> Ich meine ein PISO Schieberegister...

Das sollte im Datenblatt stehen. Allerdings haben sie oft (immer?) auch 
einen seriellen Eingang, der nachgeschoben wird.

Gruß Dietrich

[Karl H. (kbuchegg)]

Wolfgang Meyerle schrieb:
> Normales Schieberegister ist klar. Ich meine ein PISO Schieberegister...

(Warum sagst du das nicht gleich)

So ein Parallel/Serien SR hat ja auch normalerweise wieder einen 
Eingang, bei dem in Kaskadierung dann das nächste SR drannhängt. Bei 
jedem Takt wird dann das dort anliegende Bit ins SR übernommen, während 
du am anderen Ende die Bits rausholst. Was immer dann dort anliegt, 
taucht daher irgendwann am eigentlichen Ausgang irgendwann auf.

Warum sollte man einem SR da eine Sonderbehandlung für "Jetzt wurden 8 
Bit rausgetaktet" verpassen? Ist doch nur Aufwand für nichts. Stell dir 
die ganze Funktionsweise in der für dich vorstellbar einfachst möglichen 
Form vor. Dann wirst du richtig liegen. Keine Sonderbahndlung, nichts 
Spezielles. Mit jedem Takt bewegt sich der Inhalt der SR-Kette um 1 
Stelle in Richtung Ausgang und links rutscht ein Bit (zb von einem 
zusätzlichen Eingang) nach.

[Lukas K. (carrotindustries)]

Achso, dann sag' das doch auch gleich...
Im Zweifelsfall: Datenblatt fragen (74HC165). In dem von TI ist die 
Innenschaltung abgebildet. Netterweise steht auch noch dabei:
>Shift = Content of each internal register shifts toward serial output QH.
>Data at SER is shifted into the first register.
Die zweite Zeile beantwortet deine Frage.

[Wolfgang M. (procrash)]

Danke, das hab ich irgendwie übersehen....